[其他]互补型金属氧化物半导体(CMOS)倒相器链

权利要求书

1、至少具有两个N型和两个P型倒相器（in1、ip1、in2、ipm）并在直流电压源（U）的电极间具有受控电流通路的互补型金属氧化物半导体（CMOS）倒相器链，这些倒相器从信号流的角度来说是交错排列串连的，其中，各N型倒相器（in……）由普通的CMOS倒相器构成，在该倒相器的N型和P型晶体管之间的受控电流通路中接入一个N型中间晶体管（n1、n2）;各P型倒相器由一个普通的CMOS倒相器构成，在该倒相器的N型和P型晶体管之间的受控电流通路中接入一P型中间晶体管（P1，Pm）;N或P型倒相器的信号输出端分别为P型晶体管和N型中间晶体管的连接点或N型晶体管和P型中间晶体管的连接点;N型或P型倒相器分别受时钟信号控制;输入信号（s）加于该链的第一个倒相器（N或P型），其特征在于：

上述N型和P型中间晶体管（n1…pm）的栅极互相连接;

单一的时钟信号（t）加于这些栅极之上;

N型和P型晶体管相互连接的栅极构成各N或P型倒相器的信号输入端。

2、权利要求1所述的CMOS倒相器链用于数字脉宽鉴别器，对于一个脉宽超过总的延迟时间和固有延迟时间之差值的输入脉冲，该鉴别器发送一个输出脉冲。

3、权利要求1所述的CMOS倒相器链用于在信号下跌时间短于该链总的延迟时间和固有延迟时间之差的情况下，补偿输入脉冲的信号脉宽大于上述差值时发生的信号下跌。

4、权利要求1所述的CMOS倒相器用作可逆型终位计数器，该计数器在到达由该倒相器链的长度所预先确定的数时，发出一个输出脉冲。

5、权利要求1所述的CMOS倒相器用于在上述时钟信号（t）的周期内，产生由奇数个（2q+1）CMOS标准倒相器（si…）组成的环形振荡器的r个脉冲（ri），从信号流的角度来说，这些标准倒相器串联连接，并由最后的输出端反馈回第一个倒相器的输入端，其特征在于：

倒相器链由2r+1个倒相器（n1……nr+1）组成;

环形振荡器（ro）的第一个标准倒相器由与非门（ng）代替，该与非门的第一个输入端与最后一个标准倒相器（si）的输出端相连，其第二个输入端与该倒相器链的信号输入端相接;

该环形振荡器（ro）的输出信号经去耦级（ek）输出，并接收倒相器链的时钟脉冲输入端;

时钟信号（t）加于由两个与非门组成的双稳态多谐振荡器（nf）（二与非门双稳态多谐振荡器）的第一个输入端;

倒相器链的最后一个倒相器（nr+1）的信号输出端和与非门双稳态多谐振荡器（nf）的第二个输出端相接，其属于第一个输入端的输出端与倒相器链的信号输入端相连。

6、权利要求1所述的CMOS倒相器链用于使由奇数个（2x+1）CMOS标准倒相器（si……）组成的环形振荡器与时钟信号（t）同步，上述标准倒相器从信号流的角度来说是串联连接的，并由最后的输出端反馈回到第一个倒相器的输入端，结果在一个时钟信号（t）的周期内平均产生y个环形振荡器脉冲（rs），其特征在于：

倒相器链由偶数2y个倒相器（n1……py）组成;

最后一个标准倒相器（si）的输出与该倒相器链的时钟脉冲输入端相接，并经去耦级（ek′）接到信号输出端;

倒相器链的输出端接到一个x级移位寄存器（sr）的串行输入端，将时钟信号（t）送到该寄存器的输入端;

由时钟信号（t）经微分电路（dg）控制或起动该倒相器链的信号输入，第偶数位的标准倒相器（si2、si4、si6）的各个输出端经电容器（c1、c2、cx）与上述移位寄存器（sr）的各级输出端相接。