[其他]互补型金属氧化物半导体(CMOS)倒相器链

说明书

本发明的ＣＭＯＳ倒相器链由Ｎ、Ｐ型倒相器交错串联组成。Ｎ型倒相器是在两个Ｐ、Ｎ型晶体之间使用－Ｎ型中间晶体管的ＣＭＯＳ倒相器，Ｐ型倒相器是在两个Ｐ、Ｎ型晶体管之间使用－Ｐ型中间晶体管的ＣＭＯＳ倒相器。中间晶体管的栅极相互连接，并由时钟信号（ｔ）控制，各倒相器的Ｐ、Ｎ型晶体管互连的栅极构成倒相器的输入端。这类倒相器链可用作数字脉宽鉴别器、终位计数器、补偿输入中的信号下跌的电路，或实现环形振荡器的同步性。

本发明所涉及的CMOS倒相链至少有两个N或P型倒相器（从信号流的角度来说这些倒相器是交错串联排列的），并在直流电压源（U）的电极间具有受控电流通路。其中，各N型倒相器由一个普通的CMOS倒相器构成，在该倒相器的N型和P型晶体管之间的受控电流通路中接入一N型中间晶体管;各P型倒相器由另一个普通的CMOS倒相器构成，在该倒相器的N型和P型晶体管之间的受控电流通路中接入一P型中间晶体管;N或P型倒相器的信号输出端分别为P型晶体管和N型中间晶体管的连接点或N型晶体管和P型中间晶体管的连接点;N型或P型倒相器分别由时钟信号控制;将输入信号（s）加于该链的第一个倒相器（N或P型）。

在德国Offenlegungsschrift DE 2450882A1中描述了一种这样的CMOS倒相器链（特别与其中的图7有关），该链包括一个单一的N型倒相器和另一个单一的P型倒相器，该P型倒相器从信号流的角度来说是与N型倒相器串联的。与此相关，各个信号输入端是N或P型中间晶体管的栅极N和P型晶体管的栅极用已知的方式连接，在N型倒相器的情况下，将一时钟信号馈入这两个晶体管的栅极，而在P型倒相器的情况下，馈入的时钟信号与上述信号反相。上述两极CMOS倒相器链的作用是保证在P型倒相器的输出端上将出现两个额定二进制信号电平。根据前述德国Offenlegungsschrift中进一步披露的内容，N和P型中间晶体管仅相当于最简单的逻辑门，这些逻辑门可接入一般类型的CMOS倒相器来代替这些中间晶体管。因此，在上面提到的装置中，能够设置几个由信号流来看是串联的CMOS逻辑门，并能够使它们处于动态工作状态（参考图11）。

与上述技术截然不同，本发明从信号流的角度来说，目的不在于实现一个动态CMOS门电路的串联装置，而是为其目的提供一个具有新颖特性的CMOS倒相器链，因为在根据本发明改进前述装置时，即，仅把一个单一的时钟信号加在所有中间晶体管的相互连接的栅极上，以及同时用已知的方式将各个倒相器的N和P型晶体管的相互连接的栅极用作信号输入端的，本发明的CMOS倒相器链既可以用作数字脉宽鉴别器，脉冲下跌补偿电路，也能用作同步（CMOS）环形振荡器电路中的可逆型终位计数器。

应注意到，在另一个德国Offenlegungsschrift DE 2327733A1中，尤其在它的图2g中，描述了使用一个栅极上加有时钟信号的中间晶体管的单一CMOS倒相器。然而，该倒相器构成可随机取数的动态存储器的串联选择电路部分，而且不是倒相器链的第一个倒相器。

现在，将参考附图1至6更详细地说明本发明及其优点，其中，

图1为本发明CMOS倒相器链的基本电路图;

图2为图1所示装置工作时出现的不同脉冲形状;

图3为一个实施例的电路图，该实施例用图1中所示的那种CMOS倒相器链在时钟信号的周期内产生环形振荡器的r个脉冲;

图4为图3的脉冲图形;

图5为一个实施例的电路图，该实施例用图1所示的那种CMOS倒相器链使环形振荡器同步;

图6为与图5所示实施例有关的脉冲图。

现在参考图1的电路图，该图表示出一个设想有2m个倒相器的倒相器链中的四个倒相器，即N型倒相器in1、in2和P型倒相器ip1、ipm。所有倒相器的共同点是各自的P型晶体管（P沟道晶体管）在其受控电流通路的一个端点与直流电压源的正极相接，各自的N型晶体管（N沟道晶体管）在其受控电流通路的一个端点与电路的零点相接（接地）。在各个倒相器中，P型晶体管的栅极与N型晶体管的栅极相接，已知该栅极实际上就是信号输入端，输入信号S加在N型倒相器in1中互相连接起来的栅极上。