[发明专利]一种埋栅型电感应晶体管(SIT)的制造方法

说明书

本发明涉及一种半导体器件特别是静电感应晶体管（SIT）（也包括双极性静电感应晶体管和垂直沟道结型场效应晶体管）的设计和制造方法。

现有的静电感应晶体管的三种结构形式-即表面栅结构，埋栅结构和介质栅结构制造时工艺难度都很大，不但对光刻制板的设备要求很高，操作水平也提出了很高的要求。例如：表面栅结构即把栅和源都做在硅片上，这种结构栅间距很小，套刻间隔一般为1-3微米。刻栅区时的微小缺陷及套刻源区时的偏离，都会引起栅源短路使SIT器件失效;埋栅型结构需要薄层高电阻率的二次外延，并且需刻槽引出栅极。这种方法工艺难度也很大。除此之外栅源间电容大栅电阻大，因而SIT的频率不能做的很高，只适于做低频大功率器件;介质栅结构是在埋栅基础上改进而来的。它是在隐埋栅区上生长一层SiO₂介质，使埋栅结构的栅源间的P-N结由SiO₂来代替，从而使栅源间的电容大幅度下降。这种结构不但要进行薄层高阻二次外延，而且要进行选择腐蚀盖栅SiO₂，这样又使工艺难度增大。由于以上三种结构方案工艺难度都很大，不但对光刻设备、制板设备要求高，而且都对操作水平提出了很高的要求。这些都限制了静电感应晶体管（SIT）的大量生产。但由于静电感应晶体管和双极性晶体管相比具有线性好、无载流予贮存效应、开关速度快、抗烧毁能力强、在大电流下具有负的温度系数，可以多个子器件并联来实现大功率，并且无二次击穿现象、抗核幅射能力强等突出的优点使其在军事上和其它很多部门中都很需要。但是制造上的合格率低、成本高、工艺难度大使其不能大量生产，而形成了供求关系中极大的矛盾。

本发明为解决上述矛盾提出了一种新的制造方法，使SIT晶体管在生产时提高成品率，从而降低了SIT晶体管的成本。

本发明的方案是这样的：（1）把扩有栅区的外延片进行氧化之后（如图1所示），将除了栅墙以外的栅区和源区一齐刻成扩散源区的窗口，以进行大面积的源扩散，这时栅条区即被源区覆盖，形成部分埋栅，即所谓半埋栅结构。（2）将金属化区做在栅墙上和源区上制成SIT晶体管。

具体制造方法如下：

1、在N外延长片上氧化生成二氧化硅膜。

2、光刻栅区然后做P⁺栅区扩散（即图1中a步骤图中2-栅条区，1-源条）。

3、二次氧化后光刻源区，源区版图如图1中3所示，把源区3套刻在栅区2和源条1上（即图1中的b步骤），这样即把除掉栅墙以外的栅区和源条一齐刻成扩散源的窗口。

4、按源区版图进行源区（扩磷）扩散。

5、三次氧化后光刻源接触孔4，源接触孔套刻在源区3上;同时在栅墙上刻出栅接触孔5（即图1中的C步骤）。

6、刻铝形成金属化区按上述方法制成的SIT晶体管其版图如图2所示：6-源金属化区，7-栅金属化区。

用这种方法制造的SIT晶体管其特点在于：

1、光刻栅区2时留下的源条1可以做的很窄，不受源条套刻的限制，因此器件可以实现高跨导。

2、光刻源区时，由于是源区套刻在栅区2和源条1上形成了大面积的扩散，不象以往的方法中把源接触孔区套刻在源条内那样要求光刻精度高。本发明所采用的方法在光刻时即使有尺寸误差和制造上的缺陷例如刻偏及毛刺，也不会引起栅源短路，击穿及器件报废。

3、栅极的引出不是通过刻槽的方法，而是从栅墙上直接引出的，这种方法使栅极接触孔易刻，并避免了刻槽的麻烦，也不象平面栅那样，栅接触孔区很小，精度要求非常高。

本发明也实用于双极性静电感应晶体管和垂直沟道结型场效应晶体管。用本发明所提出的方法制造SIT采用一般生产设备即可，形成的器件截面如图5图6所示。这种设计方法和生产方法使SIT晶体管成品率得以大大提高，达到大量生产，大量投放市场的目的。

附图说明：

图1是本发明的实施方法图。图1中：a步骤是光刻栅区版图。1-源条，2-栅区;b为光刻源区，把源区套刻在除栅墙外的栅区2和源条1上，源区版图即图中3;C为把源接触孔4套刻在源区3上，源接触孔版图即4，把栅接触孔5套刻在栅墙上，栅接触孔的版图即图中5。

图2是本发明SIT金属化区的版图。6-源金属化区，7-栅金属化区。

图3是本发明进行P栅区扩散后剖面图，和图1所示的栅条长度方向成90度，图3中2-栅区;9-SiO₂介质;10-沟道区。

图4为本发明进行源区扩散后的截面图。11-源区，由于源区套刻在除栅墙以外的栅区和源条上形成了半埋栅结构，本图7为沿栅条长度方向的剖面图。