[发明专利]数字集成电路无效

专利信息
申请号: 88107554.X 申请日: 1988-10-31
公开(公告)号: CN1014557B 公开(公告)日: 1991-10-30
发明(设计)人: 伯纳达斯·亨利卡斯·约瑟夫·科奈利森 申请(专利权)人: 菲利浦光灯制造公司
主分类号: G06F7/50 分类号: G06F7/50
代理公司: 中国专利代理有限公司 代理人: 吴增勇,匡少波
地址: 荷兰艾*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 数字集成电路
【权利要求书】:

1、一种先行进位电路,其特征在于,该先行进位电路包括一进位转移级和一具有连接到该进位转移级的对称输出端的逻辑网络,所述进位转移级包括第一和第二有源开关元件,每个有源开关元件包括第一、第二和第三端子,开关元件的第一端子是为接收来自前一个先行进位电路的互补输入进位信号进行连接的,各第二端子被连接在一起形成公共节点,第三端子则连接到逻辑网络的各输出端,各负荷电路连接到第三端子以提供对称输出进位信号;而且所述逻辑网络包括n组开关元件,其中n为2或大于2的整数,每组开关元件包括第一、第二和第三有源开关元件,每个开关元件具有第一、第二和第三端子,第一开关元件的第二端子与第二开关元件的第三端子被连接到逻辑网络的各输出端,第一开关元件的第三端子,第二开关元件的第二端子和第三开关元件的第三端子被连接到一个内节点上,第一组的第三开关元件的第二端子连接到所述公共节点,第二至第n组的第三开关元件的第二端子连接到紧挨前一组的内节点上,第n组中的节点耦合到电源电压线上,各组开关元件响应待相加两个数的相应有效的两位Ai、Bi的逻辑加法,得出的逻辑结果Ai*Bi-1加到第一开关元件的第一端子上,逻辑结果Ai+Bi=1加到第二开关元件的第一端子上,而逻辑结果AiBi=1加到第三开关元件的第一端子上。

2、如权利要求1所述的电路,其特征在于,所述逻辑网络的第一、第二和第三开关元件包含若干NMOS晶体管。

3、如权利要求1或2所述的电路,其特征在于,所述进位转移级的第一和第二有源开关元件包括若干其发射极连接到公共节点的双极晶体管。

4、如权利要求1或2所述的电路,其特征在于,第一和第二有源开关元件包括若干其源极连接到所述公共节点的NMOS晶体管。

5、如权利要求1或2所述的电路,其特征在于,各负荷电路是阻性的,且输出进位信号系获自第一和第二有源开关元件的第三端子。

6、如权利要求1或2所述的电路,其特征在于,有一恒流源将第n组中的内节点连接到所述电源电压线上。

7、如权利要求4所述的电路,其特征在于,所述进位转移级的各负荷电路包括相应的第一和第二PMOS晶体管,这些晶体管的源极-漏极通路连接在第一和第二开关元件各第三端子与另一电压供应线路之间;且其中第一和第二PMOS晶体管的栅极交叉耦合到所述第二和第一有源开关元件的第三端子上。

8、如权利要求4所述的电路,其特征在于,所述进位转移级的各负荷电路包括相应的第一和第二共阴-共栅极连接的PMOS和NMOS晶体管,这些晶体管连接在第一和第二有源开关元件各自的第三端子与另一电源电压线路之间,负荷电路的所述第一和第二NMOS晶体管的栅极连接到一参考电压源,第一和第二PMOS晶体管的栅极被交叉耦合到第二和第一有源开关元件的第三端子上,且其中各对称输出进位信号系获自所述PMOS和NMOS晶体管一公共接头上。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于菲利浦光灯制造公司,未经菲利浦光灯制造公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/88107554.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top