[发明专利]MOS电路的保护装置

说明书

本发明涉及MOS电路的保护装置（绝缘栅场效应晶体管集成电路），它位于覆盖MOS电路衬底的绝缘层上的焊接区与被保护的晶体管之间，它包含一个相反的其它导电类型的电阻，该电阻位于衬底中并把焊接区连接到晶体管的端点上。

自从MOS集成电路的早期以来，这样的保护装置就已被使用了，并且用于保护敏感栅的绝缘层不受静态和/或动态过电压的损害，过电压是通过已封装的集成电路的外线端到达焊接区并由此到达关连的晶体管的栅。如果过电压超过绝缘栅的介电强度就会毁坏晶体管。权利要求1的上述前序部分建立于已有记载的现有技术，例如DE-B1639255。如果需要的话，可以把一个旁路晶体管连接到电阻和被保护的晶体管之间的接合点。

然而，结果是在焊接区与被保护的晶体管之间插入一个电阻以及使用旁路晶体管是不够的，而需要进一步的措施来保证当集成电路通过电流标准实验时该装置起作用。在该实验中，把2KV数量级的电压脉冲由电容通过一串连电阻加到焊接区，该电压脉冲能产生1A的脉动电流。

如权利要求所述的本发明的目的是要改善现有技术的保护装置，使它至少在上述实验条件下能够可靠地保护那些与MOS集成电路焊接区耦合的晶体管。

按照本发明的保护装置，在超过上述实验条件下，能够保证可靠的保护作用。在制造MOS集成电路方面，实现这种保护不需要任何附加的步骤。即，仅需要提供一些附加区域和面积，而这些区域和面积随着那些制造MOS集成电路是必不可少的工艺步骤即可形成。

下面参考附图更详细地说明本发明，其中：

图1是保护装置的一个优选实施例的高度简略平面图;

图2是沿着图1中线A-A的剖面图和图1保护装置的等效电路图;

图3是图1装置的一个改进实施例的高度简略平面图;

图4是沿图3的A-A线的剖面图和这个装置的等效电路;

图5是一个在两边实现图3改进的实施例的高度简略平面图。

在图1的优选实施例的高度简略平面图中，为了容易说明，没有画出旁路晶体管和被保护的晶体管。在图1中，焊接区P的和互连通路b的导电表面一般由适宜的金属例如铝制成，用交叉阴影线表示。从左上部到右下部的阴影单斜线表示扩展区e，用这个区域在焊接区和被保护的晶体管之间提供上述的电阻。

在本发明中，扩展区e被包含在MOS集成电路的衬底S内（用图1中的白区表示），即可以采用任何一种惯用的掺杂技术，如离子注入、固相或汽相扩散，在衬底S中形成扩展区e。扩展区e的导电类型与衬底S的导电类型相反，即扩展区e具有与MOS电路的晶体管的源区和漏区相同的导电类型，而且它有低的电阻。

扩展区e的表面形状与焊接区P的形状相同。在图1的优选实施例中，它是与焊接区P一样的正方形。支撑焊接区P的扩展区e中心面积大于焊接区面积，而且与焊接区低阻接触，例如通过沿焊接区P的周围排列的很多小接触区实现这个低阻接触。为了清楚起见，没有把它们表示在图1中，但由图2的剖面图中可以看出，并以参考符号C表示。在图1中，由扩展区e的条带围绕焊接区，条带e各处宽度相同，并在图1的平面图中扩展超过焊接区。然而，仅仅在焊接区P与区域Z相邻的那些侧边才需要这样，因此支撑焊接区P的不一定是扩展区e的中心区域。

在图1中，扩展区e在三个侧边与最小宽度的细长区Z相邻，两区之间相隔一个最小间距。细长区Z与扩展区e有相同的导电类型和相同的电阻率，于是它与扩展区e的三个侧边平行地延伸，由此形成一个270°的包围区。

采用术语“最小宽度”和“最小间距”表示按照实际集成电路的设计规则所能允许的那些最小尺寸。

如上所述的以及由交叉阴影线所表示的，借助互连通路b，形成对细长区Z表面全长的低阻接触，通路b与电路地端相连。通过很多小接触区实现这种连接，其中两个以d表示在图2中。

在图2中，沿图1的A-A线的剖面图展示了具有P型衬底的MOS电路，可以看见由图1的几何形状决定的各个区域部分。左边展示的是图1中区域Z的左侧垂直部分，与互连通路b的相应部分在一起。接下来是焊接区P下面的扩展区e。这里可见焊接区的整个宽度，而且它的中心区域支撑绝缘层i，进而支撑焊接区P并在区域C与焊接区相连。在扩展区e右侧接下来设置的是图1中细长区Z的右侧垂直部分。