[发明专利]用于数-模转换器的西格马-德尔他调制器

说明书

本发明涉及用于以数字计算的方法处理各种时变信号的设备，并特别涉及用于把经数字处理过的信号转换到模拟域的设备。

本发明将围绕声频信号处理设备进行说明，然而，其效用并不局限于上述用途。对本发明可以处理的各种类型的信号的唯一限制仅涉及信号带宽，以及具有足够操作速度的电路元件的可用性。

使用数字电路来处理各种声频信号是已知的。一般，这种电路把各种模拟声频信号转换成二进制值，用二进位电路以算术法操纵各二进制值，以完成滤波、音调和音量控制等等功能，然后，再把该处理过的二进制值逆转为用于再现声音的模拟信号。为了使用于将模拟信号转换成二进制值的电路减至最低限度，往往利用西格马-德尔他（sigma-delta）调制器。通常，各西格马-德尔他调制器以大于出现的最高声频数量级的频率对所述声频信号抽样。由西格马-德尔他调制器提供的信号的量化是比较粗的。一般，对所述高频率、粗略量化的样值进行滤波和二次抽样，以形成具有极小量化误差和易操纵的抽样率的各种样值。例如，请参见发表在1986年1月出版的电气及电子工程师学会通讯会刊（IEEE    Transactions    on    Communications）COM-34卷，第1期，第72-76页上，由James    C.Candy所著题为“用于西格马-德尔他调制的十抽一法”（“Decimation    For    Sigma    Delta    Modulation”）以及发表在1985年3月出版的IEEE    Transactions    on    Communications，COM-33卷，第3期，第249-258页上，题为“西格马-德尔他调制中二重积分的应用”（“A    Ues    of    Duouble    Integration    in    Sigma    DeltaModulation”）的两篇论文。所述二次抽样的信号经较低频率下的处理，然后转变为模拟形式。为了将用于数字-模拟转换的电路减至最少，一些这样的系统对处理后的二进制值进行再次抽样达较高的频率和很粗的量化层次，例如，两层。然后，所述经粗略量化和高频取样值在电容器上进行积分/均分，以产生所述模拟信号。再次量化是借助插值法完成的。例如，请参见发表在1986年1月出版的IEEE    Transactions    on    Communications，COM-34卷，第1期，第77-81页上，由James    C.Candy等人所著题为“用于数字-模拟转换的双重插值法”（“Double    Interpolation    For    Digital-to-Analog    Conversion”）的论文。由Candy等人所描述的该种类型的插值法含有对每个处理后样值进行n次累加的过程，此处，n相当于重复抽样因数。象这样的累加值势必变得很大而需要比较大的累加器。此外，如果二进制值是以位串行格式被处理的话，由于所述高重复抽样频率和大累加值的结果，在所述处理电路上会强加上有效速度的若干限制。

本发明的一个目的是提供简化的、避免在插值法中处理大量累加值的数字-模拟转换设备。

本发明的另一目的是提供以流水线方式操作，以便将整个系统的各种时间约束减至最低限度的位串行数字-模拟转换器。

本发明体现在一种数字-模拟转换装置中，该装置包括有，用于以第一抽样频率供应位串行二进制样值的信号输入端。一个抽样数据西格马-德尔他调制器与所述输入端联接，用于对所述位串行二进制样值进行再次抽样，以产生比所述位串行二进制样值更粗略的量化和以比所述第一抽样率更高频率的抽样值。包括若干个一比特串行累加器的西格马-德尔他调制器互联成流水线操作方式。一个积分/均分电路与西格马-德尔他调制器耦合，用于根据所述粗略量化的样值产生模拟信号。

图1是包括用于数字-模拟转换的西格马-德尔他调制器的一个处理系统的方框图;

图2是单回路数字式西格马-德尔他调制器的方框图;

图3是单回路、流水线式位串行西格马-德尔他调制器的方框图;

图4和5是图3装置的个别方框的原理图;

图6是双回路西格马-德尔他调制器的方框图;

图7是双回路、流水线式位串行西格马-德尔他调制器的方框图;

图8、9和10是图7装置中个别方框的原理图;

图11是脉冲变换器的逻辑原理图;

图12是时分多路转换信号的时间图;

图13是对图3和图7电路的操作进行说明中有用的时间图;以及