[发明专利]有选择地寄存写操作周期的方法和装置

权利要求书

1、一种微型计算机系统，包括：

·一个CPU，该CPU包括用于执行包含写操作在内的指令并且在上述的写操作开始时用于产生地址、数据和控制信息的装置。

·一个高速缓冲存贮器子系统，该子系统具有指定的地址范围，并且具有用于在每个写操作期间产生一个第一就绪信号的装置，

·一根将上述的CPU与上述的高速缓冲子系统相连的CPU本地总线，

·一个可寻址随机存取存贮器，

·多个可寻址功能单元，每个功能单元在上述的地址范围内或者该范围之外被单独赋予一个地址，

·一根将上述的存贮器与上述的功能单元相连的系统总线，

将上述的CPU本地总线与上述的系统总线相连的缓冲装置，

其特征在于：

·地址寻码装置，该装置与上述的CPU本地总线相连，该装置响应于CPU在写操作开始时产生的地址信息，确定上述的地址信息是在上述的范围之内还是上述的范围之外，

·与上述的地址译码装置相连并且受其控制的逻辑装置，该装置用来在写操作开始时把上述的第一就绪信号送至CPU。以开始执行下一个指令，还用于在产生的地址信息位于上述的地址范围内时把写操作登记成缓冲装置中，

·与上述的系统总线相连的，用于完成每个被登记的写操作的装置，

·与上述的系统总线相连的，用于在每个写操作完成时产生一个系统总线就绪信号的装置，

·上述的由地址译码装置控制的逻辑装置在写操作开始时当产生的地址信号处于上述的地址范围以外时将阻止上述的第一就绪信号送至CPU，并且阻止该写操作的登记，

·含有上述的CPU和缓冲装置的装置，用于在登记被阻止时完成每个写操作，并且在上述的写操作完成时将上述的系统总线就绪信号送至CPU以便开始执行下一条指令的装置。

2、如权利要求1所述的系统，其特征在于：上述的地址译码装置对少于全部被维护地址总数的地址作出响应，从而确定上述的维护地址是否在赋予上述的高速缓冲存贮子系统的范围内。

3、如权利要求1所述的系统，其特征在于：上述的CPU包括一个80386，上述的高速缓冲存贮子系统包括一个82385高速缓冲存贮控制器。

4、如权利要求1公述的微型计算机系统，其特征在于：

上述的CPU和高速缓冲存贮子系统具有一个预定的数据宽度，

被各自赋予上述的地址范围内的一个地址的功能单元具有与上述的预定数据宽度相等的数据宽度，

至少有一部分各自被赋予上述的地址范围以外的一个地址的功能单元具有比上述的预定数据宽度小的数据宽度。

5、一种微型计算机系统，包括：

·一个用于执行写指令并且执行写操作的微处理器，该微处理器具有一个预定的微处理器数据总线宽度，并且在每个写操作开始之时产生地址，

·一个通过一根本地总线与上述的微处理器相连的高速缓冲存贮器，

·一根通过一个缓冲器与上述的本地总线相连的主系统总线，

·多个与上述的主系统总线相连的功能块，每个功能单元呈现出一个预定的功能单元数据总线宽度，并在具有的数据总线宽度分别等于以及不等于上述的微处理器数据总线宽度时，被赋予一个第一地址范围内的地址或者一个第二地址范围内的地址，

上述的系统的特征在于：

·与上述的本地总线相连的，响应于上述的产生地址在每个写操作开始时确定由微处理器产生的地址是在上述的第一地址范围内还是在上述的第二地址范围内的装置，

·登记装置，该装置与上述的地址响应装置和上述的缓冲器相连;分别对应于上述的地址是在上述的第一范围内还是在第二范围内，有选择地把指向具有与上述的微处理器数据总线宽度相同的功能单元数据总线宽度的功能单元的那些写操作记入上述的缓冲器中，使之由上述的微处理器之外的其它装置来完成，或者使上述的登记装置不将操作记入上述缓冲器中。