[发明专利]有选择地寄存写操作周期的方法和装置

说明书

本发明是关于微型计算机系统，特别是有关采用有高速存贮器子系统和包括用以有选择地存贮写操作周期的装置的82385高速存贮器控制器的微机系统。

微机系统中应用高速存贮器子系统在运行性能上有许多吸引人的优点。采用高速存贮器子系统的微机系统实际上是一种双母线微型机。CPU和高速存贮器子系统通过一个可以称之为CPU本地母线连接在一起。除此CPU本地母线之外，还有一个系统母线，它可用于连接如I/O单元、附加存贮器等的其它装置。高速存贮器子系统的存在使得当所需信息系存在于高速存贮器子系统中时，不必再经由系统母线来进行任何读存贮器访问。但是，因为并非全部所需信息都要存于高速存贮器子系统中，通常总是要对高速存贮器子系统和存贮器两方面都进行写操作的，因此，在系统母线和CPU本地母线之间自然必须有一定的联系。在借助锁存缓冲器实现两者间的连接时，还可能带来特别像寄存写操作这样的一些额外的优点。

具体一点说，任一写操作都必须要访问存贮器（它并不处于CPU本地母线之上）。因此写访问的信息（数据和地址）开始时被置于可用于写高速存贮器子系统的CPU本地母线上。由于CPU本地母线和系统母线之间是由锁存缓冲器接口的，因而可将该同一数据锁存进此缓冲器中。一旦当此信息被锁存到缓存器之后，就不再需要CPU的驱动了。由此，被寄存的写操作周期依赖于此时作存贮器写操作的地址和数据信息可由锁存缓冲器中取得这一事实。实现这种写操作周期无需CPU参与。这样，在一“被寄存的”写当中，写操作周期所涉及的数据和地址被锁存进联接CPU本地母线和系统母线的缓冲器，此后CPU即可继续启动下面的操作过程。然后高速存贮器控制系统（包含高速存贮器控制器）即可监控写存贮器的完成。

包括有一80386处理机和-82385高速存贮器控制器的微机系统被安排来完全按这种格式利用被寄存的写操作。

80386及其产生的信号见Intel公司的“80386及80386数据表介绍”（1986年4月）中的说明。80385高速存贮器控制器及其所产生信号见“82385高性能32位高速存贮器控制器”（1987年7月）中的说明，该说明书可由Intel公司获得。

80386的另一具有吸引力的特点是其能以所谓的动态母线调整运行的能力。80386是标称32位的装置，就是说其数据母线为32位宽。动态母线调整是指80386处理机不仅能配合32位的装置（存贮器，I/O等）而且能配合不具备32位容量的装置（即不能在单一操作周期传送32位数据的装置）协同运行。例如说，有各种各样的16位的存贮器和/或I/O装置，它们在一给定操作周期均不能传送超过16位的数据。而且还有8位的I/O、存贮器和其他装置。这样的装置在一给定操作周期只能传送8位的数据。

80386包括有针对BS16信号的措施。当认定了这一信号时，会得出下述结果。在80386已经形成了一32位的操作周期 的情况下，亦就是说它已经形成或者准备要接收32位的数据，BS16信号的确认则向80386指明它将不同32位的装置协作运行。在一32位的操作周期当中，BS16信号的认定将自动地启动一第二操作周期的产生。通常，任一16位装置均被安排为传送32位数据母线中予定的一组16位。在因BS16信号的出现而产生的第二操作周期内，80386将使在第一操作周期中不是予定组数据位内的一组16位数据置于一组与予定组的16位相连接的16根予定的数据线上，从而，在此二操作周期中的第一个周期中，16位的装置将传输32位数据空间的某一组16位。在第二操作周期中，此16位装置将传输数据的另外16位，这样两个16位的操作周期同来传送32位。

但是，在被寄存写操作周期与动态母线调整间存在一种不协调性。这一不协调性是由下述原因造成的。假定80386产生一被寄存的写操作。此被寄存写操作周期的数据和地址被锁存在CPU本地母线和系统母线间的接口缓存器中。虽然此写操作周期尚未完成，仍将一个就诸信号送回到80386。这模似该操作过程的完毕，而使80386能启动以下的操作。由于BS16信号（它被送回到80386来指明与其协同运行的装置的大小）是由此装置产生的，该信号要到装置识别了它的地址后才会产生。进一步假定，为之指定被寄存写操作周期的该装置实际上是一16位的装置，在BS16信号被送到80386之前，它已经超过了这一操作而在进行下面的操作之中。因此，80386就不能产生第二个为该16位装置所需要的操作周期。