[发明专利]双域存储控制器

权利要求书

1、在具有微处理器和有总线控制信号的总线的微计算机系统中，存储控制系统包含：

连接到所述微处理器上的响应来自所述微处理器的命令信号而产生同步存储地址信号和控制选通信号的同步控制装置(12)，

响应总线控制信号而产生异步存储地址信号和控制选通信号的异步控制装置(14)，以及

连接到所述微处理器、同步控制装置(12)和异步控制装置(14)上，响应来自所述微处理器的命令信号(PENEN)而启动所述同步控制装置(12)和所述异步控制装置(14)的逻辑装置(17)。

2、如权利要求1所述的存储控制系统，其特征在于，所述逻辑装置对不允许所述同步控制装置（12）和所述异步控制装置（14）同时启动是有效的。

3、用以为耦合到一种微计算机系统中具有总线控制信号的总线上的存取器件产生异步地址信号的装置，所述装置包含：

用以产生第一地址信号的第一逻辑装置（12），

耦合到所述第一逻辑装置上、用以产生第二地址信号的第二逻辑装置（14），以及

耦合到所述第一和第二逻辑装置上、用以产生一种控制信号的第三逻辑装置，

所述第一和第二地址信号以及所述第一控制信号均为响应所述总线控制信号而产生。

4、如权利要求3所述的装置，其特征在于，当第一组总线控制信号中有一个成为有效时产生所述第一地址信号，并当第二组总线控制信号的第一个成为有效时所述第一地址信号成为无效。

5、如权利要求4所述的装置，其特征在于，当所述第二组总线控制信号的第二个成为有效、在有所述第二组总线控制信号的其他信号出现的情况下，按照以下关第产生所述第二地址信号：

CASN＝[[SON  XOR  SIN]×CRAMCS×REFRESHN×CMDN′]′

式中CASN表示所述系二地址信号。

6、如权利要求5所述的装置，其特征在于，所述第二组总线控制信号的所述第一个与所述第二组总线控制信号的所述第二个是相同的，只是延迟了一个预选的时间。

7、如权利要求3所述的装置，其特征在于，所述控制信号是按照以下关系式而产生的：

WEN＝SON′NAND  SIN，

式中WEN表示所述控制信号。

8、在具有微处理器和具有总线控制信号的总线的微计算机系统中，用以控制对存储器系统进行访问的方法，所述方法包含以下步骤：

响应来自所述微处理器的命令信号，而产生同步、存储地址信号的控制选通信号，

响应总线控制信号而产生异步存储地址信号和控制选通信号，以及

响应来自所述微处理器的命令信号而启动同步控制装置（12）和异步控制装置（14）。

9、如权利要求8所述的方法，其特征在于，启动所述同步控制装置（12）和所述异步控制装置（14）的所述步骤消除同时发生这样的启动的可能。