[发明专利]双域存储控制器

说明书

本发明涉及供使用市场上可购得的微处理器芯片作为其部件的微计算机系统所用的存储控制器。特别地，本发明涉及在一些微计算机中，用异步存储控制器与微处理器芯片的操作速度异步地存取系统存储器。存储控制器通常提供用以写数据到系统存储器和从系统存储器读数据的控制信号。

微处理器和存储器芯片正迅速发展着，并可预期将继续无限地发展。加之，微处理器和存储器芯片正以不同速度发展着，以致随着各种发展，微处理器、存储器及其赖以通信的总线之间的差异趋于增大或缩小，即变得更大或更小。此外，采用不断出现之新技术的微计算机芯片的性能也以不同速度在发展。

虽然当前微计算机制造厂能控制他们生产的系统的设计和配置，他们一般必须预先考虑到为它们的系统与其他制造厂生产的新颖微处理器、存储器件以及添增外围设备、辅助设备和存储器选件等兼容所要求的参数。微处理器和存储器件的性能和接口特性往往即使相同器件的前一批推出的和下一批推出的都各不相同，同样地，就外围设备、辅助设备和存储器选件而言，它们的这种特性也会因其制造厂家不同而异。

尽管往往外围设备的工作特性并未朝着其最优性能设计。即“解谐”（“detuned”）以适应微计算机系统设计方面的变化，而微处理器芯片和存储器件通常并不如此解谐。因此，高性能微计算机的制造厂较多允许外围设备、辅助设备及某些存储器选件性能上的差异甚至较差的性能，以便生产能与大多数装到系统上的器件兼容的系统。此外，微计算机制造厂还必须预先考虑微处理器芯片和存储器件的升级和变化。如果微计算机制造厂不预先考虑到这种升级，则势必限制系统的销售能力，使其产品达不到原可得到的全部销售市场。

通常供台式应用的完整微计算机包括一些子系统：象中央处理器（以后称之为“CPU”，“处理器”或“微处理器”）算术“协处理器”（“coprocessor”）直接访存功能（DMA）、内存、各种系统端口，和到显示、键盘、软盘的接口，串行和并行端口，scsi器件以及鼠标仪。

微计算机通过在系统内的各子系统之间操纵地址、数据和控制信号而工作。出入系统内存的控制数据流是由内存控制器提供，该控制器通常控制处理器、主存和总线之间的时序和数据传输。

对微计算机系统设计者来说已可获得更快速的微处理器和存储器件，所以提高性能就受限于系统的其他元件。例如，不能期望存储控制器的速度以与微处理器及存储器件增长速度相当的速度增长，尤其是，当有关微处理器和存储器件的操作以不同速率一变再变时。

如果只是简单地加快存储控制器速度以便适应当前不断推出的更快速的微处理器和存储器件，则某些存储器件会在不同系统中以不同的形式开始失效。为了跟上微处理器的速度，存储控制器越是驱动得快，会有越多存储器件失效和开始失效。失效形式包括：数据丢失、地址和控制信号丢失。因此，一种微计算机系统，它结合较快速的微处理器技术，例如，20或25MHz，较慢速的存储器件技术，以及更慢速的输入/输出（I/O）总线技术，例如，8MHz，是最合乎需要的。

尽管象动态随机存取存储器（“DRAM”）器件那样的存储元件的发展通常已与处理器技术保持同步，但往往这些器件的控制逻辑并非如此。这种逻辑功能和技术也限制了整个微计算机系统的速度。例如，为了使处理器得以存取存储器，必须产生存取信号来响应由来自微处理器的存取请求信号而引起的总线控制器选通信号。为了产生这些信号，将会导致与总线和存储控制器两者有关的、由于缓冲和选通延迟而引起的附加开销。这样，尽管在处理器与系统存储器之间高度的交互作用，但对系统存储控制来说，显然需要的是一方面应与发展的微处理器技术的速度无关，另一方面应与现有最新技术的总线/总线控制器无关。

微计算机各子系统的操作速度是由一个或多个同步或异步的时钟或定时信号决定的。过去，通常从多于1个异步源中得出这样的时钟信号。于是当需要微处理器和系统存储器的同步操作时，考虑到时钟信号源的协作并非完全精确，控制、选通和信号交换信号的定时中的客限必须是充分放松的。对以8MHz操作的微计算机来说，性能是可接受的且相当可靠的。

但随着操作速度的增加，严格的系统定时参数必须实质上比多源时钟信号能可靠地达到的更为精确。这样，对于以20MHz及以上速率的操作来说，要求从单个信号源产生时钟信号以便消除时钟和控制信号的偏移以及提供可靠的高速操作。