[发明专利]采用吸附扩散源的掺杂方法

说明书

本发明涉及一种用于形成半导体区域的掺杂方法，在半导体器件特别典型的是双极晶体管或绝缘栅场效应晶体管的制造过程中，所述半导体区域具有期望的导电型和电阻率。

传统的离子注入法是典型的掺杂技术之一，根据离子注入法的原理，如图23所示，首先，离子源16电离杂质原子，然后通过磁体17进行质量分离。尔后加速管18使离子加速到给定的能源，从而将被加速的离子注入到样品的表面，因此实现了掺杂量的精确控制并便于掺杂穿过一个绝缘层。由于这种原因，在传统的半导体制造工艺中，离子注入法已作为掺杂技术被普遍采用。

然而，传统的离子注入法由于其固有特性而具有如下所述的各种缺点：

（ⅰ）被注入的杂质离子的动能可能会造成样品表面的损坏。

（ⅱ）由于被注入的杂质原子是处于具有由其加速能所决定的方差的正态分布中，因而不可能在纵深断面上形成陡变的浓度分布，如图24所示。

（ⅲ）由于半导体器件的细微化，阴影效应可能会导致器件特性的不对称性。

（ⅳ）由于会产生沟道，难以容易地形成浅结。

（ⅴ）如果为形成浅结而降低用以实现离子注入的杂质离子的加速电压，那么离子束会聚的程度会降低，从而引起生产率的下降。

本发明的目的是要提供一种新的掺杂方法，这种方法能在不引起半导体表面的损坏和不降低生产率的情况下有效地形成非常浅的结。

为实现上述目的，根据本发明，杂质元素或含有杂质元素的化合物被化学吸附在半导体表面，以便在半导体表面形成一个杂质扩散源。进一步，通过杂质原子从杂质扩散源到半导体体内的固相扩散实现掺杂。

进一步，正如将要参考实施例详细描述的那样，杂质吸附层的形成可以与外延生长技术相结合，以便能在纵深断面上形成陡变的杂质分布。

如上所述，在本发明的方法中，掺杂是基于杂质原子在半导体表面的化学吸附，因此，可通过调节衬底温度和含有杂质元素的气体的流率来精确控制以便调节杂质吸附量。从而可实现杂质从半导体表面到体内的均匀一致地扩散。而且，这种掺杂是无损坏的。杂质源设置在半导体表面上以便更好地形成浅结。一般说来，形成的结越浅，生产率越高。

图1是用于实施本发明的制造设备的结构图;

图2（a）-2（c）是显示用于掺杂的本发明的第一实施例的工序的剖视图;

图3是与图2（a）-2（c）中的工序相应的工艺流程图;

图4是一个硼掺杂层的在深度方向上的硼浓度分布图，该硼掺杂层是通过图2（a）-2（c）和图3中所示的系列工序得到的;

图5是显示硼掺杂层中硼的峰值浓度与乙硼烷充气时间间隔之间的关系的特性图，这里的乙硼烷充气压强被选择作为图2（a）-2（c）和图3所示的系列工序中的一个参数;

图6是显示硼掺杂层中硼的峰值浓度与在乙硼烷充气工序中设置的衬底温度之间的关系的特性图，所述硼掺杂层是从图2（a）-2（c）和图3所示的系列工序中得到的;

图7（a）-7（d）是显示用于掺杂的本发明的第二实施例的工序的剖视图;

图8是与图7（a）-7（d）中的工序相应的流程图;

图9是硼掺杂层在浓度方向上的硼浓度分布图，该硼掺杂层是通过图7（a）-7（d）和图8所示的系列工序得到的;

图10是显示硼掺杂层的薄层电阻与退火时间间隔之间的关系的特性图，图中曲线分别对应根据图2（a）-2（c）和图7（a）-7（d）中的方法制备的样品。

图11（a）-11（d）是显示用于掺杂的本发明的第三个实施例的工序的剖视图;

图12是与图11（a）-11（d）中的工序相应的工艺流程图;

图13是硼掺杂层在深度方向上的硼浓度分布图，该硼掺杂层是通过图11（a）-11（d）和图12所示的方法得到的;

图14（a）-14（e）是显示用于掺杂的本发明的第四实施例的工序的剖视图;

图15是与图14（a）-14（e）中的工序相应的工艺流程图;

图16是通过图14（a）-14（e）和图15所示方法得到的硼掺层在深度方向上的硼浓度分布图;

图17是显示硼掺杂层的薄层电阻与乙硼烷充气量之间的关系的特性图;

图18是显示硼掺杂层的薄层电阻与退火时间间隔之间的关系的特性图，图中曲线分别对应通过图11（a）-11（d）和14（a）-（e）中的系列工序得到的样品;

图19（a）-19（c）是显示用于掺杂的本发明的第五实施例的工序的剖视图;