[发明专利]高度集成的半导体存储器件及其制造方法

说明书

本发明涉及一种半导体存储器件及其制造方法，具体地说，涉及到一种高度集成的半导体存储器件及其制造方法，其中，电容器的有效面积能达到最大，而不必扩大存储单元的面积。

在半导体存储器技术领域中，已作了最大的努力来增加在一块芯片中存储单元的数量。为了达到这一目标，重要的是要使得在有限的芯片表面内，由大量存储单元所形成的存储单元阵列的面积为最小。

在实现存储单元面积为最小时，已经熟知：一个DRAM(动态随机存取存储器)的单个单元具有一个晶体管和一个电容器这一事实。因为在上述存储单元中电容器占据了大部分面积，随着高度集成半导体存储器的高封装密度方面的进展，因此十分重要的是：增大电容器的电容量并同时使电容器所占有的半导体面积比例为最小，从而有利于信息检测及减少因α粒子造成的软误差。

为了如上所述地使电容器所占面积最小而存储电容器的电容量为最大，已经提出了一种展开堆垛电容器(即：Spread Stacked Capacitor，以下称作：SSC)单元结构，其中，每一个存储单元的存储电极延伸到相邻的存储单元区域中。在IEDM89的第31页到34页已描述了一种有着SSC单元结构的普通存储单元。

在上述的现有技术中，在形成晶体管的半导体硅衬底上，通过使每一个存储单元的源区域被暴露从而形成延伸到相邻存储单元区域中的电容器的第一电极。按上述SSC单元的结构，能得到一个64兆比特的DRAM。然而，因为第一电容器应当处在后来形成的那些第二电容器之间，所以，用于256兆比特DRAM的电容器所需的足够存储面积就受到限制。也就是说，因为第一存储单元的每一个电容器的尺寸受到第二存储单元的每一个电容器的限制，向其左、右扩展的第二存储单元的电容器的延伸程度也应当受到限制，以保持第一存储单元的各个电容器尺寸的均衡。因此，第二存储单元的第一个电容器不可能充分地往相邻于第二存储单元的各第一存储单元的电容器中延伸，从而最大地覆盖第一存储单元的面积。第一存储单元的每一个电容器的尺寸应当加大到使第一存储单元的电容器的尺寸保持均衡，以及使第二存储单元的每一个电容器充分地延伸到相邻的第一存储单元的电容器中。然而，因为在普通的SSC单元结构中，第一存储单元的每一个电容器的尺寸受到第二存储单元的每一个电容器的限制，所以对于256兆比特的DRAM (其单元尺寸小于64兆比特DRAM的单元尺寸)来说不足以获得所需的电容器有效面积。

因而，本发明的一个目的是提供一种DRAM，其中，为了解决上述的常规技术的问题，存储单元阵列的形成是借助于交替地淀积彼此相邻的堆垛型电容器单元和组合堆垛—沟道型(combined stack-trench type)电容器单元。

本发明的另一个目的是提供一种有效地制造具有上述结构的DRAM的制造方法。

为了达到上述目的，根据本发明的DRAM的^存储单元阵列按如下方式构成。一个高度集成的半导体存储器件包括多个存储单元，每一个存储单元有一个形成在半导体衬底上的开关晶体管以及堆积在该开关晶体管上的堆垛电容器，在上述存储单元中，第一存储单元的每一个堆垛型电容器的存储电极延伸到与第一存储单元相邻的第二存储单元的区域内，而第二存储单元的每一个堆垛型电容器的存储电极延伸到相邻的第一存储单元的区域中，因此，与第一存储单元相邻的第二存储单元的延伸的存储电极与第一存储单元的延伸的存储电极部分地覆盖。

其中第一存储单元的每一个电容器包括在开关晶体管的源区和在半导体衬底上形成的堆垛型电容器和沟道型电容器，按这种方式，相应的第一和第二存储单元交替地、并且彼此相邻地按横向和纵向分布。

制造具有前述结构的存储单元的本方法包括：在第一种导电类型半导体衬底上生长场氧化物层来限定活性区域(active region)的第一步骤；在此活性区域上形成作为存储单元的元件的晶体管、以及在所得结构上形成一层第一绝缘层的第二步骤；形成联接晶体管的每一个漏区的位线、以及在所得结构上形成一层第二绝缘层的第三步骤；形成第一开口使得源区的预定部分露出，以便形成有着组合堆垛—沟道型电容器的第一存储单元的第四步骤；利用第一开口在半导体衬底上形成沟道的第五步骤；在沟道的内表面和第二绝缘层上形成一个电容器、随后在所得结构上形成一层第三绝缘层的第六步骤；露出相邻于横向或纵向的第一存储单元的晶体管的源区以形成第二开口的第七步骤；以及通过第二开口形成一个堆垛型电容器的第八步骤。

参考附图，通过实施例来描述本发明。其中：

图1是根据本发明的存储单元的部分截面图；