[发明专利]半导体存储器件基准电压生成电路

权利要求书

1、半导体存储器件中使用的基准电压生成电路，包含产生恒定电压的基准电压电路、接收所述恒定电压作为输入的差动放大器以及一个金属氧化物半导体晶体管，所述晶体管栅极与上述差动放大器的一个输出端相连，且该晶体管还有一个连接于电源端与基准电压输出端之间的沟道，上述基准电压生成电路包括：

其输入和输出分别连接到所述基准电压输出端和所述差动放大器另一输入端上对所加电压进行分配的装置，所述分压装置包括：连接在所述基准电压输出端与所述输出端之间的金属氧化物半导体型负载装置，以及连接在所述输出端与接地电压端之间的电阻装置，所述金属氧化物半导体型负载装置工作在饱和区。

2、如权利要求1所述的基准电压生成电路，其特征在于：所述电阻装置包括：厚度约为6000埃（）的多晶硅，或者是半导体基片上形成的扩散区域。

3、如权利要求1所述的基准电压生成电路，其特征在于：所述负载装置包括一个金属氧化物半导体晶体管，它具有其一端与所述基准电压输出端相连、其另一端与栅极一起连接到所述输出端的沟道和一个栅极。

4、如权利要求3所述的基准电压生成电路，其特征在于：所述沟道的一端与所述半导体基片相连接。

5、如权利要求1所述的基准电压生成电路，其特征在于还包括另一个连接于所述负载装置及所述输出端之间的电阻。

6、如权利要求5所述的基准电压生成电路，其特征在于所述另一个电阻是半导体基片中形成的厚度约为6000埃的扩散区域。

7、具有差动放大器的半导体存储器件的基准电压生成电路，它包括：

为上差动放大器的输入端提供恒定电压的电压电路装置，

具有与所述恒定电压成正比的电压的基准电压输出终端，

对所加电压的分配装置，至少包括与所述基准电压输出端连接的负载装置、所述负载装置具有其阻值与所述基准电压输出端电压成反比的电阻，所述电压分配装置连接到所述差动放大器的另一个输入端。

8、如权利要求7所述的基准电压生成电路，其特征在于所述负载装置包括工作在饱和区的金属氧化物半导体晶体管。

9、如权利要求7所述的基准电压生成电路，其特征在于基准电压输出端的所述电压至少要大于所述的恒定电压并与之成正比，而与所述负载装置的电阻成反比。

10、如权利要求7或8或9所述的基准电压生成电路，其特征在于：所述负载装置包括：具有一个沟道和一个栅极的金属氧化物半导体晶体管，该沟道的一端与所述基准电压输出端相连接，另一端同栅极一起连到所述分压装置的输出端。

11、如权利要求7所述的基准电压生成电路，其特征在于还包括一个驱动PMOS晶体管，该晶体管的栅极与差动放大器输出端相连接，该晶体管的沟道连接于所述基准电压输出端与电源端之间。

12、如权利要求7所述的基准电压生成电路，其特征在于还包括一个连接于所述分压装置的输出端与接地电压端之间的电阻，所述电阻由半导体基片的扩散区域或给定厚度的多晶硅形成。