[发明专利]金属氧化物半导体混成静态感应半导体闸流管

说明书

本发明涉及静态感应半导体闸流管(以下称作SI闸流管)的新型结构，更具体地说，涉及一种其中MOS晶体管、二极管和SI闸流管被集成在一单一芯片上的MOS混成静态感应半导体闸流管。

近年来，已提出了各种MOS控制的功率器件或MOS栅控的功率器件，诸如多栅极晶体管MGT、多集电极晶体管MCT、静电存储晶体管EST和耗尽模晶体管DMT。但是，这些MOS混成器件都有一个作为主闸流管单元的一个传统的诸如控制极可关断的器件。由于这些MOS混成器件的导通电压最终是由主闸流管单元的特性所确定的，上述具有诸如控制极可关断的传统闸流管的MOS混成器件的缺点在于导通电压和导通损耗较高。此外，这些传统MOS混成器件的缺点还在于不能将这些器件用于高频下。

根据上述描述，本发明的申请人在日本专利申请平成(HEI)2-95251(日本公开号平成(HEI)3-292770)中已提出一种如同预料的高效率、高速度工作的MOS混成SI闸流管或MOS控制的SI闸流管(MCSITH)，它包括作为主闸流管单元的SI闸流管单元，其导通电压及相应的导通损耗较小，并可在高频下工作和高速地开关。MCSITH具有如图20和21所示(图20中沿线A-A的剖面图)的结构，其中一个MOS晶体管集成在通常为关断的SI闸流管的栅极与阴极之间的位置上。

图20为顶视平面图，而图21为沿图20A-A线剖开的截面图。如图20和21所示，SI闸流管的构成中，n⁺区23为阴极，P⁺区21为阳极，P⁺区31在浮地状态下为栅极，n^-区22为沟道。P⁺区31同时用作其中P⁺区32为漏极、多晶硅层2 5为栅极的PMOS晶体管的源极。

MCSITH的导通是通过将正电位加到一个电容上以降低在n^-沟道区22由容性耦合(静态感应效应)引起的势垒高度而实现的，其中的电容是由多晶硅层2 5和在P⁺栅极区3 1上的绝缘膜，即氧化膜26形成的。它的关断是通过使PMOS晶体管导通，以使P⁺栅极区31和n⁺阴极区23彼此短路断开穿越P⁺栅极区31的空穴而实现的。

然而，这种MC SI TH具有以下缺点，即：如果n^-沟道区22的杂质浓度近似为10¹³cm^-3，以使主闸流管单元具有通常断开的特性，则需在相邻P⁺栅极区30和31之间保持约等于或小于6μm的间距。假定n⁺阴极条带区23的扩散宽度为2μm，则在n⁺阴极区23与P⁺栅极区31之间的间隔窄到2μm。因此，需要一种较佳的处理工艺来将一MOS晶体管集成在n⁺阴极区23和P⁺栅极区31之间的部分上。出于这一原因，制造很困难且产量低。

本发明的一个目的在于提供一种具有新结构的MOS混成SI闸流管，它具有较低导通电压，故导通损耗较小，易于高频高速运行，制造容易。

本发明的另一个目的在于提供具有新结构的MOS混成SI闸流管，其中栅极损耗可被降低，且栅极驱动电路可被简化。

根据本发明，提供一种MOS混成SI闸流管，它包括：

一个SI闸流管单元，该单元至少带有一个具有高杂质浓度的第一导电性类型的阴极区，还带有具有高杂质浓度的第二导电性类型的阳极区和一对栅极区以及具有低杂质浓度的第一导电类型的沟道区；

一个MOS晶体管，该晶体管具有至少一个与所述阴极区相同的漏极区，一个在所述沟道区附近形成的第二导电类型的井，在所述井中形成具有高杂质浓度的第一导电类型的源极区，一个在所述源极区和漏极区之间所述井区表面形成的栅极绝缘膜，和在所述栅极绝缘膜上形成的MOS栅极；

一个稳压元件，它带有一具有高杂质浓度的第二导电类型的第一半导体区，和一具有高杂质浓度的第一导电类型的第二半导体区；

其中SI闸流管单元、MOS晶体管和稳压元件被合并集成在单一芯片上；

其中MOS混成静态感应闸流管具有至少一种结构，在这种结构中第一半导体区和源极区经高导电性的第一导线层彼此联接，且第二半导体区和所述栅极区经一高导电性的第二导线层彼此联接，并且其中控制电压被加到MOS栅极上，故所述阳极和阴极区之间的主电流流动是受控的。

根据本发明，还提供一种MOS感应SI闸流管，它包括：