[发明专利]提高半导体存贮器的操作速度的电路

说明书

本发明涉及半导体存贮器，尤其关系到提高数据输入输出速度的二进制位线和/或输入输出线路的补偿电路。

为了使半导体存贮器高度集成有必要提高操作速度。半导体存贮器的读写操作是通过存贮单元经由连接在存贮单元和集成电路芯片表面之间的数据输入输出线路或二进制位线转换和接收往复于集成电路芯片表面的一个数据而完成的;在此情况下，二进制位线或数据输入输出线路具有的一个固有负载（如，线路电阻，寄生电容等等）会对数据传送产生不利影响。在其存贮单元尺码较小而且操作电压较低的高度复杂的半导体存贮器里，这个问题是非常严重的。为了解决这个问题，已提出如下方法：先将二进制位线和数据输入输出线路补偿至电源电压电平（Vcc）或其一半后再进行数据输入输出操作，如图1所示，该方法在一篇题为“20毫微秒4兆比特带有精密短程定位系统的互补型金属氧化物半导体短程攻击导弹的译码设计”论文里作了揭示，该论文由电气与电子工程师学会固态电路杂志第25卷第5期1990年10月作者Toshhiko    Hirose。

参看图1A和1B。该两图分别说明二进制位线外部电路和读出放大器，作为信号SPG互补信号的信号SPGB被探测外部地址转换的地址转换探测（ATD）电路产生，而信号ΦBLSi选择一个包括一个指定存贮单元的存贮器数组块。

图2是图1A和图1B电路的操作定时曲线图。图1A和1B的电路操作特性描述如下。

外部地址的转换是通过ATD电路产生一个作为短脉冲的SPGB信号而探测的。SPGB信号在如图2所示的一个“高”电平的脉冲间隔中产生一个作为短脉冲的BEQ信号以补偿二进制位线BL.BLB和输入/输出线路I/O、I/OB。这时，读出放大器S/A-1，S/A-2很快地读出存贮单元20的数据。如图1A所示，从存贮单元20读出的该数据被转换。经数据输出缓冲装置40传送到芯片外部。二进制位线BL.BLB和输入输出线路I/O、I/OB预先被电源电压电平Vcc充电（在存贮单元20未执行数据读写工作时），只是在存贮单元20的数据读写操作以前被BEQ信号立即补偿。BL.BLB和输入输出线路I/O.I/OB被补偿的时间取决于BEQ信号处于“高”电平时的脉冲间隔的大小。这时，如果二进制位线BL.BLB和输入输出线路I/O、I/OB有一个较大的固有负载，则必须增大脉冲间隔以适当补偿二进制位线和输入输出线路，从而在一个使用低操作电压和很小的存贮单元（即构成存贮单元的晶体管的规格等）的高度复杂的半导体存贮器情况下，应增大脉冲间隔。从而使操作速度减小，以延迟数据输出。此外，这还导致集成电路芯片在低电源电压Vcc电平下的错误运行。

本发明的一个目的是提供一种半导体存贮器，使其二进制位线或数据输入输出线路被补偿而不会损失操作速度。

根据本发明，带有一个地址转换探测电路的半导体存贮器包括一个为接收外部输入信号的输入信号探测器，这些输入信号在一个探测所需信号的输入缓冲器里被缓冲;一个控制装置，该装置用以响应输入信号探测器的输出信号产生一个控制读出放大器的信号;和一个补偿信号发生器，该发生器通过接收输入信号探测器和控制装置的输出信号产生一个补偿信号以补偿二进制位线和数据输入输出线路。借此使二进制位线和数据入输出线路在读出放大器不工作期间总是被补偿。

为了更好地领会本发明，以说明上述方法如何可行。现以举例方式对诸附图说明如下，附图中：

图1A和图1B表示补偿读出放大器的二进制位线和输入输出线路的传统线路;

图2是一个表示图1的操作时间曲线图;

图3A和图3B是一个方块图，以表示本发明用于补偿二进制位线和输入输出线路的电路;

图4A到4C是图3A和3B的详细电路图;

图5是表示图3A和3B的操作时间图;

图6是传统电路的操作时间图与本发明电路的操作时间的对照图;