[实用新型]数字集成电路多值逻辑测试仪

权利要求书

1、一种数字集成电路多值逻辑测试仪，包括：外壳、面板、电路部分；

面板上设有：键盘、显示屏、指示灯、测试插座；

外壳内设有电路板，电路部分组装在电路板上；

所述电路部分包括：

一微处理器；

一用于将测试数据接入被测电路输入端的管脚电路；

用于连接微处理器及外围硬件、进行数据信息交换的数据总线；

其特征在于：电路部分还包括：

用以提供多值测试电压、多值负载电流以及进行数据比较测试的多值参数测试部分，该部分包括：多值参数选择切换部分(30)、多值比较器(36)、输入输出变换部分(32)、输出管脚切换部分(35)；

所述微处理器(31)通过数据总线(20)与键盘(26)、输入输出(I/O)变换部分(32)、管脚电路(23)、多值参数选择切换部分(30)及多值比较器(36)进行数据交换，微处理器接收键盘键入的被测集成电路的型号及有关测试方式及数据，根据微处理器内的相应软件进行输入输出变换，通过多值参数选择切换部分(30)，将选定的测试电压及负载电流通过管脚电路施加于被测管脚，并通过输出管脚切换部分使输出管脚依次切换到多值参数比较器(36)上，并将比较结果数据显示在所述显示屏上。

2、根据权利要求1所述的数字集成电路多值逻辑测试仪，其特征在于：

所述多值参数选择切换部分（30）包括：

一多值测试电源部分；

一多值负载电流部分；

所述多值测试电源部分包括：至少二个电阻相互串联的电阻组（43）、模拟开关（CD₁）、转换门（CD₄）、寄存器（CD₇）、恒压电路（40）及电压源（44）；

所述电阻组（43）以分压形式与电压源（44）联接，各分压输出端联至模拟开关（CD₁）的接线端（K₁－K₈），所述微处理器通过数据总线（20）为寄存器（CD₇）置数，通过转换门（CD₄）控制模拟开关（CD₁）的（A、B、C）端，并通过微处理器选择（K₁－K₈）中的一个电压值，接到模拟开关（CD₁）的公共端，并经恒压电路（40）产生测试电压（V_CT）；

多值负载电流部分包括：至少二个电阻相互串联的电阻组（45）、寄存器（CD₇）、转换门（CD₆）、2选1模拟开关（CD₅）、8选1模拟开关（CD₂）；所述电阻组连接在模拟开关（CD₂）的（K₁－K₈）端；微处理器通过寄存器（CD₇）、转换门（CD₄）控制模拟开关（CD₂）的（A、B、C）端，模拟开关（CD₂）公共端连接至模拟开关（CD₉）、CD₁₀、CD₁₁）的输入端，形成测试线（V_f）上的负载电流；

多值比较器（36）包括比较器（CD₃）、模拟开关（CD₉、CD₁₀、CD₁₁）、锁存器（CD₈）及基准电压源；

所述测试线（V_f）连接到比较器（CD₃）的公共端（＋端），作比较用的基准值由基准电压源产生；微处理器通过控制与测试管脚相连的模拟开关（CD₉、CD₁₀、CD₁₁）的相应控制端（CS及A、B、C）端，将相应管脚接到测试线（V_f）上；微处理器（31）通过锁存器（CD₈）将比较结果数据读回到中央处理器，以判断被测电路是否符合要求。