[发明专利]具有快速位移调整、长度为2的幂的伪噪声序列发生器

说明书

本发明涉及通讯领域，尤其涉及一种新颖和改进的伪随机噪声(PN)发生器，它用以产生一种PN码序列，在扩展频谱通讯系统中，对通讯信号作直接序列扩展。

伪噪声或伪随机噪声发生器在直接序列扩展频谱通讯系统中，通常用来扩展数字信号的带宽。在诸如码分多址(CDMA)这类系统中，PN序列通常由线性序列移位寄存器(LSSR)产生。

LSSR由N级移位寄存器组成，插入一些“异-或”门，为特定的PN序列编制程序。“异-或”门的位置由多项式电路的定义确定，它依次确定将可能产生哪一序列。对于长度为N的发生器，总共有2^(N-1)-1个多项式。这仅仅是“最大”长度序列的一小部份，约为10％。该“最大”长度序列的长度为2^N-1。

例如，一个拥有15级和最大多项式的发生器将产生长度为32,767位(或“码元”)的序列。在此例中，该序列在一行中将包含一串15个“1”和一串14个“0”。而其它的“1”串和“0”串的长度都较短。具有N级的每个最大长度序列发生器在一行中都只产生一串N个“1”和一串N-1个“0”。

在PN序列发生器的大量实际应用中，长度为2^N-1序列是不常用的，因为这些数目几乎不能分解因子，通常为质数。这样就使其难以与工作在低于PN芯片速率的系统同步。

在实际例子中，要求PN序列的速率为1.2288MHz，数据调制速率为9600位/秒。该信息位由PN序列进行“异-或”运算，其结果经二相调制到射频载波上，以便发送。这样，每信息比特可提供128PN“码元”。在另一种工作方式中，PN速率将保持相同，但数据速率将减低到4800比特/秒或256PN“码元”/比特。要求数据调制与PN系列循环同步。然而，如果序列长度为32767，即2¹⁵-1，这样就仅有7、31和151三个因子，因此，PN码的循环周期和上述两种数据速率只有每当PN序列的128或256循环周期时才相一致。这种一致只有每隔3.4或6.8秒时才分别发生。

由此可见，更高的期望是使PN序列的长度为2的幂，以使多种数据速率在更频繁的PN码循环周期内相一致。除了允许多种不同的数据速率模式共用一共同的PN码元速率外，PN序列一旦实现同步，信息比特也立刻同步，从而大大简化了接收机的操作。上例中，如果PN序例增加到32768，那么每当序列重复，4800或9600比特/秒调制同步也将重复。因此，一旦PN序列同步(无论如何PN序列首先必须同步)，数据调制电路也就自动同步。

因此，本发明的目的在于提供一种新颖和改进的PN序列发生器，该PN序列发生器能产生长度为2的幂的PN序列。

本发明的另一个目的在于提供一种PN序列允许可选相位偏移的PN发生器，在这种发生器内，相移选择的变化会立即改变相移输出。

本发明的另一目的在于提供一种产生长度为2^N码元的伪随机噪声序列的方法。

根据本发明的一个方面，提供一种伪随机噪声序列发生器，所述伪随机噪声序列发生器利用一个由外部时钟按预定时钟频率计时的线性序列移位寄存器，产生长度为2^N-1码元的伪随机噪声序列，其中，N为非零正整数；所述线性序列移位寄存器具有多级寄存器，每级均有一个输出，用以按所述线性序列移位寄存器的每个时钟共同提供一个相应于所述线性序列移位寄存器状态的输出位；所述线性序列移位寄存器具有一个启动输入，用以按每个时钟周期来启动/阻塞所述伪随机噪声序列的产生；所述伪随机噪声序列发生器含有一个将由所述线性序列移位寄存器输出的所述伪随机噪声序列长度加长到2^N码元序列的电路；所述伪随机噪声序列发生器还包括：

第一N位比较器，它具有第一组N个输入端，另一组N个输入端和一个输出端，其第一组N个输入端中的每一端耦合至所述线性序列移位寄存器相应级的输出端；而另一组N个输入端中的每一端均用以接收一预定状态输入位；

第一时钟延时寄存器，具有一个耦合至所述比较器输出端的数据输入端和一个输出端；

第二时钟延时寄存器，具有一个耦合至所述第一时钟延时寄存器输出端的数据输入端以及一个输出端；

第一逻辑电路，具有分别耦合至所述第一和第二延时寄存器输出端的一对输入端以及耦合至所述线性序列移位寄存器启动输入端的一个输出端，所述第一逻辑电路产生一个信号，用以在一个时钟周期内启动和阻塞所述线性序列移位寄存器。