[发明专利]半导体存贮器的老化起动电路及老化测试方法

说明书

本发明涉及半导体存储器的老化测试，确切地说，是关于老化测试的电路与方法。

由于操作问题或其它原因，半导体存储器容易出现故障。每个存贮单元发生故障率随着半导体芯片集成度的提高而成比例地增加。众所周知，随着半导体芯片集成度的提高，芯片中所包含的每个晶体管的尺寸也在变小。因此，当外部高电平电源电压不经转换就加载于这种尺寸缩小的晶体管上时，晶体管所随受的负荷，诸如强电场的形成，就随之增加了，这样就会造成晶体管的故障。为了确保芯片的可靠性，需要在一开始检出这些有缺陷的存储单元，即众所周知的芯片生产之后老化测试工艺。老化测试就是在高温下，长时间用高于外部电源电压的一个高电压加到存储器晶体管的控制极上，以便于在芯片制造完成后将有缺陷的芯片检测出来。这样，芯片中每一单元承受过度负荷之后，使得缺陷的检出也容易了。

以上描述的是目前所采用的一种典型的测试方法。例如，在一片动态的RAM(随机存贮器)中，一个行地址选通RAS周期中只有一给定字线被置于逻辑“高”状态。这样，大量的行地址将被顺序置于逻辑“高”态。图1说明了一个4兆DRAM的芯片结构。在4兆DRAM芯片中，一个存储单元阵列按4个子阵列排列，每组为1024行。从第1行起，每个子阵列的1024行被顺序置于逻辑“高”态。也就是说，当一个行地址选通信号RAS与一个有效信号同时作用时，相应的存储单元阵列1M,1M′,1M″,1M的第一行被被置于逻辑“高”，当一个行地址选通信号RAS与一个预充电信号同时作用时，相应存储单元阵列1M,1M′,1M″,1M的第一行就被复位。此后，行地址选通信号RAS再次与该有效信号并用，相应存储单元阵列1M,1M′,1M″,1M的第二行被置于逻辑“高”态。这样，所有的单元阵列被顺序置于逻辑高，从而完成老化测试。若选定老化时间为72小时。(芯片厂家可以给出不同的老化时间，并根据芯片的不同特性来选定老化时间)，每个被访问的存储单元经历了4.2分钟的高压负荷(72小时÷1024=4.2分)。随着构成芯片的存储单元的大大增加，上述老化测试的时间也大大延长。例如，一个16兆DRAM芯片，每个被访问的晶体管需要4.2分钟的应试时间，整个老化测试时间将达288(72×8小时，而一个64兆DRAM芯片则需要570(72×8)小时。结果一个单个存储芯片就需要很长的老化测试时间。而且，若采用这种技术进行有效的老化测试，就很难考虑能够缩短老化时间。另外，鉴于每个存储单元的老化时间为4.2分钟，整体测试的可靠性也不易得到保证。

由此可见，本发明的目的之一就是提供一种半导体存储器，使其能在最短的时间内进行有效的老化测试。

另一个目的就是提供一种半导体存储器使其能在最短的时间内进行可靠的老化测试。

再一个目的就是提供一种半导体存储器使其能在指定的时间内对所存的存储单元阵列施加有用的测试负荷。

更进一步的目的就是为这种半导体存储器提供一种老化测试方法，使之能在指定的时间内对所有的存储单元进行测试。

根据本发明的一个方面：一个半导体存储器的老化测试，包括以下步骤：在芯片众多管脚的一个特定管脚上加载一高于外部电源电压的高电压并产生一老化启动信号；由与一个行地址选通信号同步输入的行地址选通第一个字线。然后用老化启动信号维持该字线的使能操作；由与第二个行地址选通信号同步输入的行地址选通第二个字线；当低于外部电源电压的低电压加于上述特定管脚时，由一转换老化启动信号关闭第一个和第二个字线。

根据本发明的另一方面，一个半导体存储器具有一字线驱动器，用来接收一个同步于行地址选通信号和一个预充电复位信号的行地址。为使一给定字线选通，包括；一个老化启动电路，用以在芯片上某特定管脚上所加电压超过外部电源电压时在第一级电压下产生一老化启动信号；一个字线驱动器复位电路，用来接收一个行地址当时钟，并用行地址选通信号和老化启动信号将其转换成一内部信号，并在加载第一级老化启动信号后关闭输入的行地址选通信号。对一个存贮单元内所有晶体管的老化测试是在老化启动信号出现在第一级电压电平时进行的。

本发明的优点及特性将在以下详述说明，并配有相应的插图：

图1为一个4兆DRAM的典型芯片结构；

图2为本发明中关于老化启动电路的电路图；

图3为一个字线驱动器的复位电路；

图4为一个字线驱动器的电路图。