[发明专利]动态RAM及使用该RAM的信息处理系统

说明书

本发明涉及动态RAM（随机存取存储器）及使用该RAM的信息处理系统。更具体地说，本发明涉及大容量动态RAM及使用该RAM的信息处理系统。

在日本实用新型公开NO.SHO/56-21897中，以图示方式公开了一种补偿动态RAM中MOSFET阈值电压波动的典型读出放大器，在IECE（日本电子及通信工程师协会）1983年年会会议纪要2-288中讨论了同种类型的另一读出放大器。前一种读出放大器具有在预充电期间连接在二极管结构中的放大器MOSFET，以便从源极侧对位线进行预充电。后一种读出放大器将放大器MOSFET源极分开，以便通过电容耦合进行初始放大。

在动态RAM中，读出放大器由CMOS电路组成，以便降低功耗。将读出放大器放在CMOS电路结构中需要将位线的预充电电位设为工作电压的一半。这意味着基于CMOS的读出放大器不能是日本实用新型公开NO.SHO/56-21897中所公开的类型，即用电源电压对位线进行预充电的读出放大器。事实是包括P沟道和N沟道MOSFET的放大器MOSFET出现了一些问题。一个问题是一方面不能保证读出放大器的偏移电压之间的一一对应，另一方面不能保证N沟道和P沟道MOSFET的阈值电压的波动。另一个问题是由于N沟道和P沟道MOSFET之间的矛盾，进行预充电越来越困难。

在上述IECE1983年年会会议纪要中讨论的读出放大器有一个主要的缺点，即读出放大器对电容耦合起作用，这要求有一个大电容与之相连。由于以下原因该方案是不实现的：在动态RAM中，大量的存储单元连接到每根位线上，以便提高存储能力。这引起了较大的位线寄生电容。为了保证得到基于电容耦合的足够高的位线电位，需要安排相当大的电容器排列。从电路集成度的观点来看，将这样一个电容排列装在读出放大器中是不可能的。

考虑到上述现有技术的不足之处，本发明的发明人研制出了一种读出放大器，它能够补偿成对的MOSFET的阈值电压的波动，同时保证大容量存储器配置中的存储单元的读写操作。这种类型的读出放大器旨在提高电路的集成度并降低动态RAM中的功耗。

在大容量存储器的动态RAM中，决定其功耗的不是存储器的存取操作（读或写），而是为了使存储单元的内容不变而以短暂间隔进行的刷新操作。不象读或写操作，刷新操作不是随机的，而是连续的。这就是启发本发明人提出本发明的关键之处。

因此本发明的一个目的是提供一种动态RAM，它有很大的存储容量，同时保证很高的电路集成度。

本发明的另一个目的是提供一种动态RAM，它有很大的存储容量，同时功耗小。

本发明的再一个目的是提供一种信息处理系统，它性能高，体积小。

本发明的第四个目的是提供一种半导体集成电路器件，它具有高灵敏度读出放大器，能够补偿由放大器MOSFET的处理不一致引起的输入偏差。

通过阅读以下说明和附图，本发明的这些和其他目的、特征和优点将变得更清楚。

在本说明书中公开的本发明的主要优点为：第一，提供了一种采用包括读出放大器的动态RAM作为存储器的信息处理系统，其中对每一对MOSFET都进行了特性不一致的补偿，并且位线的寄生电容量至少为存储单元电容量的20倍。

动态RAM可以包括许多对存储器矩阵，每对存储器矩阵包括一个开关MOSFET，用于断开与读出放大器相连的每根位线的中路。动态RAM是这样寻址的，以至如果在成对存储器矩阵中的一个中选择了在相对于开关MOSFET的读出放大器外面与位线交叉的字线，那么在另一个存储器矩阵中就选择在相对于开关MOSFET的读出放大器一侧与位线交叉的字线。

在包括上述读出放大器的动态RAM中，有许多存储器矩阵组，每组存储器矩阵包括一个开关MOSFET，用于互连与读出放大器相连的公共源极线。在给定的存储器矩阵组中以刷新模式顺序选择字线。与公共源极线互连的开关MOSFET导通，开始驱动读出放大器。开关MOSFET截止之后，读出放大器的电源开关MOSFET导通，以便放大。

上述动态RAM比之过去允许更多的存储单元与位线相连，并且要求较少的读出放大器装在里面。这使得电路的集成度较高。由于断开了非选择的字线而减小了位线的电容，并且由于通过对对应于非选择的读出放大器的公共源极电容充电而使读出放大器进行初始放大，所以功耗降低了。这一高度集成节省电源的动态RAM使得采用它的信息处理系统具有高性能，而体积小。