[发明专利]具有最新分配比特的数据处理器及其操作方法

说明书

本发明涉及数字计算系统，具体涉及具有无序指令的执行或完成功能的一种数据处理器。

现在，许多数据处理器结构中组合有多个执行单元，每次同时执行一条以上的指令。相对于另一种只有单个的一般用途执行单元的系统，或者另一种在开始执行相继的第二条指令之前必须先等候到第一条指令完成的系统，此种具有多个执行单元的结构可大大地增加这个数据处理系统的输出量。例如，一个数据处理器可以有着一个整数执行单元、一个浮点执行单元、一个数据执行单元和一个指令执行单元。这些单元中的每一个都只能实现少数几条指令。然而，总括起来，它们能实现一个一般用途数据处理器所需要的一整套指令。此外，视各种因素而定，这四个执行单元在同一时间里能实现的单个指令可达四条之多。

对于组合有多个执行单元的数据处理器，就“回写”指令使用到结构寄存器而言，按照它们所遵循的协议可进一步分类。当一个数据处理器将一个已完成指令的结果写入一结构寄存器时，回写是该数据处理器随后进行的一个过程。数据处理器的回写或是可以“按指令次序”，或是可以“不按指令次序”。一个回写协议的选择是在硬件和软件的综合之间取折衷。例如，对一个按指令次序的数据处理器编程处理中断和异常，要比对一个不按指令次序的数据处理器编程来处理同样的事件，较为简单些。相反，设计一个不按指令次序的数据处理器，要比设计一个按指令次序的数据处理器，将较为简单些。

一个按指令次序的数据处理器是这样一种数据处理器，它按原始指令流中出现的各指令，有次序地以一条条指令的结果来更新结构寄存器。一个按指令次序的数据处理器如果在原始指令次序中不需要完成得到结果，它可以应用一个再命名缓存器在回写之前暂时存储其结果。如果各指令是不按次序地开始的，如果不同类型的指令要花不同的时间长度去完成，又或若兼有这两种情况，则各指令的完成将是不按次序的。运行中，一旦完成第一条指令，便将第一个结果从再命名缓存器中写入合适的结构寄存器中。一旦完成第二条指令且第一条指令被回写，便将第二个结果从再命名缓存器中写入第二个结构寄存器，如此等等。

一个不按指令次序的数据处理器是这样一种数据处理器，它按各个执行单元中完成指令的次序，以一条条指令的结果来更新结构寄存器。执行单元一旦完成指令，它便将其结果直接写入结构寄存器，而对指令次序不作任何考虑。所以，一个不按指令次序的数据处理器的回写次序，与原始指令次序可能一致，也可能不一致。

在一组指令中会存在有大量的数据关联性，计及这一点，已经知道，按指令次序的数据处理器它们的复杂性会增加而它们的性能会下降。如果有多条指令要同时执行，则必须考虑到这类数据关联性。例如，一个执行单元可能需要来自一个结构寄存器的数据，而它却尚未由前面一条指令确定出来。同一个结构寄存器单元会被两条或更多条先前的指令所修改。在第一种情况下，在数据成为有效之前，执行单元必须一直等候到前面一条指令完成。在第二种情况下，在其数据有效之前，执行单元必须等候着去完成前面第二条指令。然而，在前面两条指令中的第一条完成之后，执行单元必须无差错地立即读出结构寄存器的值。

本发明是这样一种数据处理器，它具有许多执行单元，与该许多执行单元中至少一个执行单元相连接的一个再命名缓存器，与至少一个执行单元以及与该再命名缓存器相连接的结构寄存器。诸执行单元实行这样一个指令集，它至少有一条指令需要一个操作数，并至少有一条指令产生一个结果。诸结构寄存器定期地接收各执行单元的结果。再命名缓存器也定期地接收和存储结果，并定期地接收关于操作数的请求。每一个接收的结果和操作数与一个结构寄存器相关联。再命名缓存器定期地将一组接收的结果之一传送到一个执行单元。该组中每一个接收的结果与同一个结构寄存器相关联。

此外，本发明中运行一个数据处理器的一种方法具有以下步骤：在第一个时间上，将第一标识符和第一最新分配比特存储入一个第一存储器单元，并在随后的第二个时间上将第二标识符和第二最新分配比特存储入一个第二存储器单元。该第一标识符和第一最新分配比特在存储后作为许多组数据中的第一组数据。该第二标识符和第二最新分配比特在存储后作为许多组数据中的第二组数据。这第一和第二存储器单元各是许多存储器单元中的一个。这第一和第二标识符分别代表第一和第二存储器单元的一个地址，并分别与第一和第二结果相关联。这第一和第二最新分配比行分别与第一和第二结果相关联，并设定出初始的第一逻辑状态。在第二个时间上，将一个第二逻辑状态存储入最析分配比特中的一个子集。该子集有着那样一些存储器单元，它们的标识符在逻辑上是与该第二标识符等价的。