[发明专利]半导体存储器件

说明书

本发明涉及一种半导体存储器件，更确切地说是一种能借助于增加位线电流而高速运行的半导体存储器件。

熟知的半导体器件包括能执行写和读二种操作的随机存取存储器RAM以及只能进行读操作的只读存储器ROM。RAM中有熟知的动态随机存储器DRAM和静态随机存储器SRAM，而ROM中则有熟知的掩模型ROM和可编程ROM。

存储器件含有许多排列成矩阵的存储单元，其中每一存储单元至少对应于一个字线和一个位线。字线加有对相应单元进行存取控制的信号。若字线被激活，则允许对相应的单元存取，否则就不能存取。数据通过位线传输到存储单元或从存储单元传输出来。

通常使用“与非”逻辑或者“或非”逻辑电路技术来检测存储器件中的数据。电源节点经过一个负载连接到位线，而位线的另一端连接到读出放大器。在使用“与非”电路的存储器件中，为了提高集成度，将多个存储单元组成一行，而将多个行连接到一个位线上。当连接在一个位线上的行数增加时，位线的寄生电容和存在于位线和行之间的结电容都要增加，以致与位线有关的总电容增加，引起位线中时间延迟的增加。

本发明的目的是提供一种能够高速运行的半导体器件。

为达到上述目的，根据本发明特征之一的半导体存储器件包含：

多个字线；

多个位线；

多个各自具有发射极、收集极和基极的电流驱动晶体管，其中发射极连接到相应的位线而收集极接地；以及

多个由许多存储单元组成的行，这些存储单元串接在相应的电流驱动晶体管和地之间，其中每一个存储单元都根据预定的程序由从第一存储单元和第二存储单元中选定的一个组成，第一存储单元与相应的字线信号无关地处于“通”，而第二存储单元根据相应的字线信号可在“通”与“断”之间进行转换。

在一个实施例中，第一存储单元由一个耗尽型MOS晶体管组成而第二存储单元由一个增强型MOS晶体管构成，另外还包括一个传输选行信号的选行线；以及多个各自串接在相应的电流驱动晶体管基极和相应行的一端之间的选行晶体管，其栅极接选行线。

为达到上述目的，根据本发明第二特征的半导体存储器件包含：

多个字线；

多个位线；

多个各由串接的多个存储单元组成的行，每行有一端接地，其中每一存储单元由根据预定的程序从一个第一存储单元和第二存储单元中选出的一个组成，第一存储单元与相应的字线信号无关处于“通”，而第二存储单元根据相应的字线信号可在“通”与“断”之间转换；

多个接收相应选行信号的选行线；

多个各自具有源极、漏极和栅极的选行晶体管，其源极接相应行的另一端而栅极接相应的选行线；以及

多个各自具有收集极、发射极和基极的电流驱动晶体管，其基极接相邻二个选行晶体管的漏极而发射极接相应的位线。

在一个实施例中，第一存储单元由一个耗尽型MOS晶体管组成而第二存储单元由一个增强型MOS晶体管组成。

为达到上述目的，根据本发明第三特征的半导体SRAM单元电路包含：

一个位线；

一个反位线；

一个字线；

一个具有发射极、收集极和基极的第一电流驱动晶体管，其发射极接位线；

一个具有发射极、收集极和基极的第二电流驱动晶体管，其发射极接反位线；

一个具有一第一节点和一第二节点的数据锁存单元，用来以第一节点与第二节点间电位差的形式储存数据；

一个连接在第一电流驱动晶体管的基极和数据锁存单元第一节点之间、根据字线信号而在“通”与“断”之间进行转换的第一存取晶体管；以及

一个连接在第二电流驱动晶体管的基极和数据锁存单元第二节点之间、根据字线信号而在“通”与“断”之间进行转换的第二存取晶体管。

为达到上述目的，根据本发明的第四特征的半导体存储结构包含：

一个半导体衬底；

多个形成在半导体衬底上的字线，衬底和字线之间排列有一第一隔离层；    

多个形成在第一隔离层上的位线，第一隔离层和位线之间排列有一个第二隔离层；

多个形成在半导体衬底上各由串接的多个存储单元组成的行，各行的一端接地，其中每一存储单元由根据预定的程序从一个第一存储单元和一个第二存储单元中选出的一个组成，第一存储单元与相应的字线信号无关而处于“通”，而第二存储单元根据相应的字线信号可在“通”与“断”之间进行转换；