[发明专利]收端再调整减小抖动的方法及装置

说明书

本发明属于数字通信技术领域，特别涉及一种用于采用码速调整或指针调整的数字通信复用设备中减小抖动的方法及其实现装置。

抖动是数字传输系统中的重要损伤因素。它对通信的质量、容量及距离都有很大影响。输出抖动是采用码速调整技术的准同步数字系列（PDH）复用和采用码速调整技术及指针调整技术的同步数字系列（SDH）复用的主要技术指标。国际电报电话咨询委员会（CCITT）已对输出抖动的最大值作了规定。

在PDH系统中，一方面由于许多非话音业务如图象等对抖动的指标要求很严，CCITT建议的抖动指标不能完全满足这种要求，另一方面由于抖动在数字通信系统中随码速调整转接次数的增加而增加，这样CCITT建议的抖动指标限制了这种转接次数。由于上述两个原因，CCITT曾把减小码速调整输出抖动问题列入了1985-1988年研究期的研究课题。在SDH中，由于指针调整将引入几十比特的抖动。远远超出了CCITT建议的指标，因此更必须采取措施减小抖动。

在减小PDH中码速调整抖动方面，已经报道了一些方法和专利技术。对于减小正码速调整抖动，我国清华大学的一项专利（85100120.3）中提出了分离塞入比方法。这一方法的依据是塞入比越小则抖动越小。它将塞入比ρ分为ρ₁和ρ₂两部分，ρ＝ρ₁+ρ₂，其中ρ₁为一简单不可约分数N/M，它小于但接近于容差范围内ρ的最小值，同时，（1/M·f_smax）＞＞f_L，而ρ₂·f_smax＞f_L，这里f_smax为最大码速调整率，f_L为码速恢复锁相环低通截止频率。此方法采用去相关器使得塞入比为ρ₁调整与塞入比为ρ₂的调整相互独立，这样由塞入率为ρ₁的调整所产生的抖动被码速恢复锁相环完全去除，由于ρ₂很小，因此由ρ₂产生的输出抖动也很小，可小到0.035UI。日本JP昭56-21440（A）公开了一种多级同步正码速调整方法。这种方法在码速调整端用两个完整的各自实现同步的正码速调整串接起来，而在码速恢复端则用两个完整的正码速恢复装置串接起来。这种方法可以通过灵活地设计两级调整的参数以减小候时抖动。这的抖动峰峰值可小到0.09UI。

关于减小正/零/负码速调整抖动，法国的一位作者在一篇文章中提出了一种门限调制技术。这种方法不是采用传统的固定调整门限，而是用一个周期性的矩齿波作为调整门限，这样便提高了码速调整的频度，从而将抖动的频率实现从低频到高频的搬移，从而达到减小抖动的目的。清华大学提出的另一项专利（85100040.5）用模型法来减小正/零/负码速调整抖动。这种方法采用两次调整的方法。第一次进行塞入比为N/M的固定负调整，它所产生的抖动频率很高，很容易被码速恢复锁相环去除。第二次再进行正码速调整。合适地选择各种参数，可以保证第二次调整的基本抖动远大于码速恢复锁相环的截止频率，这样输出抖动即为第二次调整的低频候时抖动，它可以小到0.03UI。

以上这些减小候时抖动的方法各有优缺点，而它们的一个共同缺点是要在码速调整端进行各种处理，有的还要同时在调整端与恢复端进行处理，这样降低了设备的透明性，使之在多厂家产品应用的环境中受到限制。