[发明专利]同步电路

权利要求书

1.一种具有数据输入端和数据输出端并与时钟信号同步工作的同步电路，其特征在于包括：一锁存电路，用于在一时钟信号由一第一电平改变为一第二电平的时刻从所述数据输入端接收输入数据，而在时钟信号由该第二电平改变为该第一电平的时刻经所述数据输出端输出数据；

其中所述锁存电路包括有一第一动态型锁存电路，一第二动态型锁存电路，和一静态型锁存电路，

所述静态型锁存电路被安插在所述第一动态型锁存电路与所述第二动态型锁存电路之间，

所述这些电路是串联连接的；

其中所述第一动态型锁存电路的输入端耦合到所述数据输入端，而所述第二动态型锁存电路的输出端耦合到所述数据输出端；

扫描装置，它包括一个与所述静态锁存电路一起并联在所述第一动态型锁存电路的输出端上的第三动态型锁存电路。

2.如权利要求1中所述的同步电路，其特征是所述静态型锁存电路设置有一清除信号输入端，并通过输入一清除信号以清除所述静态型锁存器中所保持的数据。

3.如权利要求1中所述的同步电路，其特征是还包括有一选择电路，用于根据对选择电路输入的控制信号有选择的输出所述第二动态型锁存电路的输入数据和输出数据。

4.如权利要求1中所述的同步电路，其特征是一执行写操作和延时检测操作的电路被连接到所述第一动态型锁存电路。

5.如权利要求4中所述的同步电路，其特征是所述执行写操作和延时检测操作的电路包括有一处于所述动态型锁存电路的数据保持节点与一传感线之间的晶体管，其栅极被连接到一检测线上。

6.如权利要求1中所述的同步电路，其特征是一执行写操作和延时检测操作的电路被连接到所述第二动态型锁存电路。

7.如权利要求6中所述的同步电路，其特征是用于执行写操作和延时检测操作的电路包括一个处于所述第二动态型锁存电路的数据保持节点与一传感线之间的晶体管，所述晶体管的栅极被连接到一检测线上。

8.一种具有数据输入端和数据输出端并与时钟信号同步工作的同步电路，其特征在于包括：一锁存电路，用于在一时钟信号由一第一电平改变为一第二电平的时刻从所述数据输入端接收输入数据，而在时钟信号由该第二电平改变为该第一电平的时刻经所述数据输出端输出数据；

其中所述锁存电路包括有一第一动态型锁存电路，一第二动态型锁存电路，和一静态型锁存电路，

所述静态型锁存电路被安插在所述第一动态型锁存电路与所述第二动态型锁存电路之间，

所述这些电路是串联连接的；

其中所述第一动态型锁存电路的输入端耦合到所述数据输入端，而所述第二动态型锁存电路的输出端耦合到所述数据输出端；

其中所述静态型锁存电路设置有一清除信号输入端，并在当清除信号加到所述清除信号输入端时清除所述静态型锁存器中的保持的数据。

9.一种具有数据输入端和数据输出端并与时钟信号同步工作的同步电路，其特征在于包括：一锁存电路，用于在一时钟信号由一第一电平改变为一第二电平的时刻从所述数据输入端接收输入数据，而在时钟信号由该第二电平改变为该第一电平的时刻经所述数据输出端输出数据；

其中所述锁存电路包括有一第一动态型锁存电路，一第二动态型锁存电路，和一静态型锁存电路，

所述静态型锁存电路被安插在所述第一动态型锁存电路与所述第二动态型锁存电路之间，

所述这些电路是串联连接的；

其中所述第一动态型锁存电路的输入端耦合到所述数据输入端，而所述第二动态型锁存电路的输出端耦合到所述数据输出端；以及

一选择电路，用于根据对选择电路输入的控制信号有选择地输出所述第二动态型锁存电路的输入数据和输出数据。