[发明专利]具有金属氧化物电介质的电容器

说明书

本发明涉及半导体器件，特别涉及具有电容器的半导体器件。

电容器件用在许多类型的半导体器件中。在存储器件中，例如，动态随机存取存储器(DRAM)单元和非易失性随机存取存储器(NVRAM)单元中，电容器作为储能电容器。由于金属氧化物介质层可能具有高介电常数或铁电性，因此，金属氧化物介质可以用在DRAM或NVRAM单元的储能电容器中。就本说明书中的应用而言，高介电常数的意思是，介电常数高于二氧化硅的介电常数。

具有金属氧化物介质层的电容器受到的限制是把电容器制造工艺集成到半导体器件的制造工艺流程中去的能力。用一个NVRAM单元作为特例说明一些问题。

图1是带有铁电电容器2和晶体管3的一个NVRAM单元1的电路图。铁电电容器2的一个电极连接到驱动线(DL)上，另一个电极连接到晶体管3的源/漏区。晶体管3还包括的另一源/漏区连接到位线(BL)，栅电极连接到字线(WL)。

一种现有的NVRAM单元包括一个“叠层”铁电电容器。在该NVRAM单元中，晶体管形成在基片中，而晶体管的源/漏区由一导电楔形区构成，并在导电楔形区上形成铁电电容器。在形成铁电电容器时存在着导电楔形区是一个集成方面的问题。很多种导电楔形区包括硅或含金属的材料。构成用于铁电电容器的介质层的典型的金属氧化物层必须在高于500℃下氧化，以使金属氧化物层具有铁电性。就本说明书中的应用而言，高温指的是高于500℃的温度。导电楔形区可能经受不了这样的工艺步骤。例如，导电楔形区可能氧化而形成电导率低的区域，这就减弱了或消除了电极与位于下面的晶体管的源/漏之间的导电路径。另一个例子是来自含金属的材料的金属可能扩散进基片中。导电楔形区的材料可能形成一尖锋状结或完全贯穿源/漏区的硅化物，引起铁电电容器的一个电极与基片或阱区之间短路。使用阻挡层也不会有什么帮助，因为大多数阻挡层都不能经受500℃以上的高温处理。

在一个NVRAM单元中，铁电电容器构成之后，可以在铁电层的一个电极与源/漏区之间形成一金属条。图2是包括一个晶体管93和铁电电容器95的“条状”NVRAM单元90的平面图。金属导体91作NVRAM单元90的位线，用连接区911将导体91与作为源/漏区的第1掺杂区931连接在一起。导电部件92作为晶体管93的栅电极，并且是字线的一部分。第2掺杂区932作为晶体管93的另一源/漏区，它位于导电部件92的另一边。由场绝缘区98确定晶体管93的有源区。

在晶体管93形成之后和铁电电容器95形成之前形成第1介质层(未画出)。大多数铁电电容器95典型地是形成在场绝缘区98之上的。铁电电容器95包括作为驱动线的下电极层96、作为铁电介质的金属氧化物介质层(未画出)，和上电极层97。第2绝缘层(未画出)形成在单元90上。导电部件94电气连接铁电电容器95的上电极层97与第2掺杂区932。金属导体91和导电部件94中的虚线表示该单元位于金属导体91或导电部件94下面的某些下层元件。至少有一层绝缘层位于金属导体91或导电部件94与那些用虚线指示的下层元件之间。应该注意的是，连接区941、942和911一般在同一工艺步骤中形成，这些连接区至少延伸通过第2绝缘层。另外，还要注意，导电部件91和94也是在相同的工艺步骤中形成的。

NVRAM单元90非常大。单元的尺寸受到导电部件91和94相互之间放置得多紧密以及连接区941、942和911相互之间放置得多近来限制。而且，由于跨越阵列的位线的典型取向通常垂直于作为字线的导电部件92，因此单元尺寸大。因此，作为单元位线的导电部件91的长度与作为导电带的导电部件94平行。晶体管和铁电电容器从平面图看基本上是并排形成的。铁电电容器由于必须给予足够大的公差而复盖住了一小部分晶体管(如果有的话)，以使连接区942与掺杂区932接触，而不与铁电电容器95的下电极层或上电极层96接触。