[发明专利]半导体存储装置

说明书

本发明与带位线均衡电路的半导体的存储装置有关。这种位线均衡电路有一对位线，且在读出来自存储单元的数据之前使一对位线各自充电到指定的电位的同时，使两个位线设定为相同的电位。

在动态随机存取存储器(DRAM)中，在读出来自存储单元的数据之前，一般要进行均衡化操作，在使一对位线充电到指定电位的同时，把两个位线的电位设定为同一电位。这种均衡化操作，通常用位线均衡电路进行，位线均衡电位用N沟MOS晶体管构成。

图1的电路图示出了现有的DRAM中位线均衡电路(以下，简称之为均衡电路)周边的构成。在一对位线BL和BL之间，连接有由3个N沟MOS晶体管11，12，13组成的位线均衡电路14。两个位线上，还连接有用于进行数据检出的读出放大器15。

在均衡电路14中，由均衡控制信号Φ_EQL使两个MOS晶体管11和12变为导通状态，而用预充电电位V_BL给两条位线BL和BL预充电。同时，MOS晶体管13被均衡控制信号使之变成导通状态，使位线BL和BL之间短路，两条位线电位被设定为同一电位。在用上述均衡电路14设定位线电位之后，在读出来自没有图示出来的存储单元的存储数据时，用读出放大器电路15放大产生于位线BL和BL之间的电位差，并进行数据检出。

可是，在现有技术中是把与外加电源电压具有相同电平的信号，或者通过众所周知的自举电路使之暂时上升到大于外加电源电压的信号，用作供上述均衡电路14的均衡控制信号Φ_EQL的。之所以用自举电路使电压上升的理由，是因为如果信号Φ_EQL的电压不充分高的话，则将在N沟MOS晶体管11，12，13的源漏之间产生电位差，从而将产生不能把位线电位设定为指定的预充电电位V_BL的危险。

图2的电路图给出了和上述情况不同的现有的DRAM中均衡电路外围的构成。这种DRAM被称之为所谓的共享读出放大器方式，它使两组位线对BL₁和BL₂和共享读出放大器15。在这种方式的DRAM中，在两组位线对和读出放大器15之间设有开关电路18a和18b，用以切断位线对和读出放大器电路。上述开关电路18a和18b，各由两个NS沟MOS晶体管19、20构成，而两个MOS晶体管19、20用开关控制信号Φ_T1和Φ_T2进行门控。上述各个位线对上各连接有和图1的情况下结构相同的均衡电路14a和14b，这两上均衡电路14a和14b由均衡控制信号Φ_EQL1和Φ_EQL2进行控制。

上述开关电路18a和18b，在用读出放大器电路15放大分别产生于两组位线对之间的电位差并检出数据时，选择性地进行动作。在放大产生于位线对BL₁和之间的电位差时，开关电路18a中的两个MOS晶体管19、20，用开关控制信号Φ_T1使之处于导通状态，当放大产生于位线对BL₂和之间的电位差时，由开关控制信Φ_T2使开关电路18b中的两个MOS晶体管19和20变成导通状态。

在图2的DRAM的情况下，信号Φ_T1和Φ_T2和信号Φ_EQL1、Φ_EQL2一样，也使用了和外加电源电压相同的信号或者使用了用众所周知的自举电路暂时使之上升到大于外加电源电压的信号。其理由是，如果使开关电路18a、18b内的MOS晶体管19和20应处于导通状态时，信号Φ_T1和Φ_T2尚未变成足够高的电压，则在MOS晶体管19、20的源漏之间将产生电位差，会引起读出容限的降低。为了防止这种现象的产生，和信号Φ_EQL1、Φ_EQL2的情况时一样，常常采用用自举电路使信号Φ_T1、Φ_T2的电压暂时上升的方法。

此外，在DRAM等等的半导体存储装置中，有时使用产生和外加电源电压不同的内部电压的内部电压产生电路。而且，人们还提出了把充电泵源电路用作这种内部电压产生电路并使之产生恒定的升压电压的提案。但是，在把使用了充电泵源电路的升压电压用作内部电压的时候，为了吸收动作时的电位变动，就必须在内部电压产生电路的输出端接上非常大的电容。