[发明专利]包括存储器件的半导体集成电路器件及其制造方法

说明书

本发明涉及一种半导体集成电路器件及其制造枝术，更确切地说，涉及可有效地用于带有DRAM(动态RAM)的半导体集成电路器件的技术。首先指出在以下的描述中，n沟道MOS FET缩写为“nMOS”而P沟道MOS FET缩写为“pMOS”。

DRAM的位数已越来越大。这是由于FRAM具有适合于增大集成度的特性，例如，在所有各种半导体存储器中，DRAM的单元结构相当简单；图形设计已规则化以致有可能大规模地设计DRAM；单元面积可以做得很小；等等。

随着DRAM位数的进一步增大，一个亟待解决的重要问题是如何确保构成DRAM中存储单元的电容器的储存容量。这一问题主要是由于考虑到各存储单元本身所占面积的减小和确保器件的可靠性而在DRAM中采用了较低的电压所引起的。

图74示出了一例常规存储单元阵列的部分平面图。存储单元阵列50包括沿垂直方向延伸的字线导体(阴影区域所示)51，从图74看，这些字线导体沿图74的水平方向重复地排列。

位线导体52与字线导体51相垂直地延伸，在图74上看，是沿竖直方向重复地排列的。在连接位线导体52和MOS FET(以下简写为“MOS”)53的各个位线接点54的二边，排列有存储单元55。每一存储单元55都由MOS53和电容器56组成。电容器56包括一个分别提供给各单个存储单元的节点电极58、一个共同提供给多个存储单元的平板电极59和一层夹在它们之间的介电薄膜。

通常，位线导体52每次重复地排列，存储单元55在图74上以半个周期图形在位置上交替地向左右移动。因此，多个存储单元55中的电容器56在图74上沿竖直方向线性对准。

下列文献公开了存储单元布图的不同建议：a．JP-A-5-13673(1993年1月22日公开)；b．JP-A-3-72675(1991年3月27日公开)；以及c．JP-A-6-5811(1994年1月14日公开)。

在例如下列文献中指出了通过用LOCOS工艺形成的场隔离膜进行离子注入来形成沟道阻止层：d．1989年东京第21次固体器件和材料会议展开摘要第105-108页；e．JP-A-56-87340(1981年7月15日公开)；f．JP-A-62-298161(1987年12月25日公开)，与美国专利5,116,775相应；以及g．美国专利3,860,454(1975年1月14日发布)。

在下列文献中公布了在位线导体和存储单元的开关晶体管之间进行电连接的结构的例子：h．IEDM’90，第655-658页；以及i．JP-A-5-259405(1993年10月8日公开)。

再者，在下列文献中公开了存储单元的信息储存电容器的结构的例子。j．JP-A-5-226583(1993年9月3日公开)；k．JP-A-6-77428(1994年3月18日公开)；以及l．JP-A-5-82750(1993年4月1日公开)。

然而，由于对常规工艺进行了研究，本发明者发现常规存储单元结构存在下列问题：

首先，如图74所示，由于常规存储单元结构在存储单元55中的电容器56(特别是电容器的节点电极58)沿图74中的垂直方向线性对准，考虑到要使相邻的电容器56彼此分开而必须确保它们的间距，分配给各电容器的面积不再能够增加。这种线性对准结构引起结构缺陷。这种结构还使得难以在彼此相邻的电容器56和电容器连接导体57(用来获得与MOS的源或漏的电连接的部分)之间得到位置余量。

因此，本发明的目的是提供一种可使组成存储单元的电容器的面积增加而不招致存储单元阵列总面积过量增加的技术。这就可改善存储单元的抗α射线能力并增加存储单元的输出信号。

本发明提供了一种半导体存储器件，它包含一个半导体衬底、形成在衬底上的多个字线导体和多个位线导体、以及各自形成在一个字线导体和一个位线导体的交点上的多个存储单元，其特征在于：