[发明专利]半导体存储器

说明书

本发明涉及一种半导体存储器，更确切地说是一种可有效地用于需以高速运行的动态RAM(随机存取存储器)的技术。

带有随机存取端口和串行存取端口的多端口存储器是具有不同存储单元的存储器的典型例子。例如1990年8月7日的美国专利4947373就公开了一种上述类型的多端口存储器。

常规的多端口存储器主要用来储存被输出到诸如阴极射线管之类的显示器的图象数据。更具体地说，首先平行于串行存取存储器单元传送与诸如阴极射线管之类的显示器上的一个扫描行相应的象素数据，继而与串行时钟信号同步输出该数据。该串行存取存储器需有一个带有两个N沟MOSFET和两个P沟MOSFET的CMOS锁存电路、两个进行并行传送的传送选通MOSFET、以及两个串行输入/输出开关MOSFET。

虽然该串行存取存储器单元本身对应于构成动态RAM的存储器阵列的一个字线的储存量较小，但由于其中需要相应多的元件，故其总面积要求很大。尽管这种常规的多端口存储器只能用来输出与阴极射线管的一个扫描行相应的象素数据，其芯片尺寸仍往往很大，从而减少了单个片子上可以制作的存储器的数目；换言之，与其功用或性能相比，低的生产效率不可避免地要导致高的生产成本。

本发明人致力于实际提高动态RAM的性能，方法是将采用适合于提供大储存容量的1MOS型存储单元的储存阵列和由3MOS型存储单元组成的高速存储阵列组合在一个半导体芯片中。

本发明的目的是提供一种可提高储存容量和性能的半导体存储器。

结合附图进行的详细描述将使本发明的各种目的和新颖性变得更为明显。

以下将简要描述体现本申请中公开的本发明的一种有代表性的半导体存储器。半导体存储器包含：一个带有由1MOS型储存存储器单元(各包括一个数据储存电容器和一个地址选择MOSFET)组成的矩阵的储存存储器阵列；以及一个带有由3MOS型存储器单元(各包括一个用来储存经由写选择MOSFET传送的数据的数据储存电容器、一个其栅极接收电容器所保持的电压的放大器MOSFET以及一个用来使放大器MOSFET输出其信号的读选择MOSFET)组成的矩阵的高速存储器阵列，其中选取高速存储器阵列的X系统的操作用一个地址储存电路和一个地址比较器来进行，所述地址储存电路用于储存分配给写/读字线(高速存储器阵列的写/读MOSFET的栅极分别连接于其上)的X地址，而所述地址比较器则用于将储存在地址储存电路中的数据与外加的X系统地址信号进行比较；在读出操作过程中，当有储存于高速存储器阵列中的数据时，读出信号就从高速存储器阵列中输出，而当在刷新该储存存储器阵列的操作过程中存在带有与已储存在高速存储器阵列中的数据相同的数据的字线时，就按字线将储存存储器阵列中的位线放大信号传送到高速存储器阵列以刷新高速存储器阵列。

用上述装置，由于3MOS型存储单元具有放大器MOSFET，可以获得静态存储器单元中那样的读出信号，而且借助于为动态RAM提供超高速缓冲存储器功能，采用本发明结构简单的存储器系统就可获得半导体存储器的高速运行。

图1是实施本发明的半导体存储器的框图。

图2是实施本发明的另一例半导体存储器的框图。

图3是实施本发明的半导体存储器的示意框图。

图4是实施本发明的半导体存储器的示意电路图。

图5是实施本发明的另一例半导体存储器的示意电路图。

图6是一个时间示意图，示出了本发明半导体存储器执行的读出操作。

图7是一个时间示意图，示出了本发明半导体存储器执行的写入操作。

图8A和8B是采用本发明半导体存储器的计算机系统中存储器单元的示意框图。

图9A和9B是采用本发明半导体存储器的另一存储系统的框图。

图1是实施本发明的半导体存储器的框图。图1中各电路块采用熟知的集成电路工艺制作在例如单晶硅半导体衬底上。

储存存储器阵列(储存MAT)1如此形成，使包含一个地址选择MOSFET和一个数据储存电容器的1MOS型存储单元位于字线和位线的各个交点处以形成一个矩阵。互补的位线以内部运行方式对应于读出放大器(SA)2的一对输入/输出节点而形成；亦即，反转的和非反转的互补位线相对于读出放大器2彼此大致平行地延伸。