[发明专利]游戏机大容量可定义节目组合方式的可重写游戏卡

说明书

本发明属于电子游戏卡制造领域。

本发明的背景技术是：目前没有一种游戏机大容量卡可任意定义节目组合方式的一组通用电路，每设计一类不同容量的节目组合的游戏卡，就需要重新设计一次电路。

本发明的设计目的是：设计一种只需按照合卡要求定义逻辑组，便可用于不同情况游戏卡的组合，并具有游戏卡直接插在专用的写入设备上便可写入节目的可重写功能的游戏机大容量可定义节目组合方式的可重写游戏卡。本发明对以后大容量游戏卡制造的游戏卡制造业及由软件公司推出的节省用户介质(游戏卡)投资的可重写游戏卡具有现实意义。

本发明的设计方案：见附图，本发明由一组存储器组Y1(容量为32Mb、16Mb、64Mb或更大容的EPROM或MAST ROM或闪速存储器组)，一个静态存储器组IC3，一组GAL或TTL构成的可定义逻辑组Y2和一些门电路构成。

由游戏卡插脚J引出编程电压至可重写存储器组Y1和采用GAL构成的可定义逻辑组Y2，用于对可重写存储器组Y1和采用GAL构成的可定义逻辑组Y2编程时使用。J引出低位地址线A0-An-1至可重写存储器组Y1和静态存储器组IC3，J引出数据线D0-D15(7，31)，(7，31分别代表需要8位游戏卡存储器或32位游戏卡存储器的游戏机)至可重写存储器组Y1和静态存储器IC368128，J引出复位信号接至可定义逻辑组Y2CLK端，Y2经CLK驱动循环产生用于驱动合卡内容转换的Q0-Qm和Q0′-Qm′和QA、QB、QC。

QA、QB和QC用于静态存储器组IC368128，当所选节目有记忆功能时，QC为低，可以使能静态存储器组IC3，否则为高，静态存储器组IC3无法使能，QA、QB输出为静态存储器组IC3高位地址，用于区分合卡上不同记忆节目在静态存储器地址，用两根高位地址线一个合卡上最多可放4个记忆节目，如果需要能存储更多记忆节目，可增加Y3输出用于静态存储器组IC3高位地址，如只需存储一个记忆节目，可简化省去Y3的QA、QB输出，并可减少静态存储器IC3的容量。

J引出OE直接引至IC368128和可重写存储器组。J引出WE直接引至可重写存储器组Y1和静态存储器IC368128WE，J引出At接至译码器IC274HC139，J引出CE接至IC274HC139使能端E，当掉电后，电池B1通过R4向IC2和IC3供电，At(根据游戏软件确定的掉电记忆存储器空间不同而定，如世嘉五代游戏机一般为A20)为低电平，经IC2：A，IC3CS1为高，使IC3上的数据能得以保护。

J引出An、An＋1、……、An＋m与Y2输出的信号经门电路IC4、IC1运算后作为可重写存储器组的高位地址A’n、A’n＋1、……、A′n＋m。与门电路IC4、IC1运算的目的是先屏蔽掉高位无效地址，再根据该游戏分配的地址产生用于驱动存储器的高位地址，可先经过与门屏蔽，再经过或门确定地址；亦可先经过或门屏蔽，再经过与门确定地址。(图中只画了前一种情况)。

关于上面N的确定，一般为该游戏卡需要存储最小节目最大有效地址加1，如果某种游戏卡需要存储最小的游戏节目为256K×16位，则N为18(即A0-A17A便可表示256K的地址，即该节目最大有效地址为A17，17＋1＝18，N为18)。

关于上面M的确定，An＋m为该卡最大容量所需的地址线，如所制作的卡为2048K×16位，用A0-A20便可表示2048K的地址，则n＋m＝20。另外，2为该卡每次最多可存储的节目数(即几合一)。

对于目前大多数游戏机的软件，因为其高位无效地址均为0或1，可以省去地址线An、An＋1、……、An＋m与Y2输出的Q0-Qm信号进行屏蔽这一步。

Y2依据CLK输入(如接至游戏机复位信号)的节目转换脉冲，根据用户根据合卡结构所需定义的逻辑，循环产生用于与An、An＋1、……、An＋m运算所需的信号Q0-Qm、Q0′-Qm′和静态存储器组需的高位地址QA，QB和使能信号QC，有关Q0-Qm，Q0′-Qm′和QA、QB、QC的含意如下：

所需要的游戏卡为几合一，便可设定几组Q0-Qm，Q0′-Qm′和QA、QB、QC，通过CLK触发脉冲触发依次循环。