[发明专利]具有自动预充电功能的同步半导体存储器装置

权利要求书

1.一种使用行和列地址选通信号的半导体存储器装置，其存储器与外部系统时钟同步地输入/输出数据，所述半导体存储器装置包括：

多个存储体，每个存储体都包含多个存储单元；

其特征在于还包括：

信号发生装置，它在完成所述存储体的地址操作后，为响应一相应于所述行和列地址选通信号的信号，自动地为所述存储体中的至少一个存储体预充电。

2.一种半导体存储器装置，它响应与具有预定频率的系统时钟有关的脉冲串长度和等待时间信息而执行数据存取操作，所述半导体存储器装置包括：

多个存储体；

一行地址选通信号缓冲器；

一列地址选通信号缓冲器；

一列地址发生器；

其特征在于还包括：

信号发生装置，它在完成所述存储体的地址操作后，响应所述列地址选通信号和所述脉冲串长度及等待时间信息，自动地给所述存储体中的一个存储体预充电。

3.一种半导体存储器装置，它响应与具有预定频率的系统时钟有关的脉冲串长度和等待时间信息而执行数据存取操作，所述半导体存储器装置包括：

多个存储体，每个存储体都包含多个存储单元；

其特征在于还包括：

产生行主时钟的电路，它响应外加的行地址选通信号和存储体选择信号，以驱动与包含在所述存储体中的一个存储体的控制信号有关的行；以及

一电路，它产生所述行主时钟，所述电路加有一信号，此信号是在完成所述存储体中的一个存储体的地址操作后为响应所述行地址选通信号和所述脉冲串长度及等待时间信息而产生的，所述地址操作启动所述多个存储单元中的至少一个存储单元。

4.一种半导体存储器装置，它响应与具有预定频率的系统时钟有关的脉冲串长度和等待时间信息而执行数据存取操作，所述半导体存储器装置包括：

包含多个存储单元的多个存储体；

其特征在于还包括：

行主时钟产生电路，它产生一行主时钟，在响应一外加的行地址选通信号和存储体选择信号时用以驱动包含在所述存储体的一个存储体中与行有关的控制电路；

列主时钟产生电路，它接收一外加的列地址选通信号，然后产生一列主时钟，以驱动包含在所述存储体的一个存储体中的与列有关的控制电路；

列地址产生电路，它接收一外加的地址信号然后产生列地址信号；以及

一电路，它产生所述行主时钟，所述电路加有一信号，此信号是在完成所述存储体中的一个存储体的地址操作后为响应所述行地址选通信号和所述脉冲串长度及等待时间信息而产生的，所述地址操作启动所述多个存储单元中的至少一个存储体。

5.一种半导体存储器装置，具有：许多存储体，包含许多存储单元和产生驱动行关联控制电路的行主时钟的电路，该行关联控制电路包含在一个存储体中，响应从外加的行地址选通信号和存储体选择信号；接收外来的列地址选通信号并随后产生驱动列关联控制电路的列主时钟的电路，该列关联控制电路包含在一个存储体中；以及接收外来地址信号并随后产生列地址信号和响应与具有预定频率的系统时钟相关的脉冲串长度及等待时间信息而执行数据存取操作的电路，其特征在于，所述半导体存储器装置包括：

产生对应行主时钟的定时控制信号的装置；

接收定时控制信号和具有脉冲串长度和取数时间信息信号并随后产生列地址选通信号和具有所述脉冲串长度和等待时间信号的信息的检测信号的装置；以及

给电路传输信号的装置，该装置产生所述的行主时钟预定电信号，与所述脉冲串长度，所述列地址信号和所述信息检测信号的检测信号响应。