[发明专利]具有自动预充电功能的同步半导体存储器装置

说明书

本发明涉及对行链预充电的半导体存储器装置，特别涉及对行链自动预充电的同步半导体存储器装置。

已经开发出的具有高速操作能力的同步半导体存储器装置，它能够对应从外部提供的具有恒定周期的系统时钟(或同步时钟)执行选取数据一切所需的操作。由于模式设置寄存器的使用，这样，同步半导体存储器设置了各种测定等待时间和脉冲长度的操作模式。在半导体存储器装置中，如果完成了一行的读或写，必须对启动行链预充电以便完成下一行的读或写操作。如图1所示，在常规的半导体存储器装置中，在一行启动后，只有当施加来自外部预充电命令时，行链才被预充电。在对应系统时钟操作和根据测定脉冲串长度和等待时间信息执行读/写操作的同步半导体存储器装置中，如果响应如上所述的来自外部的预充电命令执行对行链的预充电操作，其缺点是对行链预充电的适当时间点会强行检测，并难以实行有效的(例如，电能消耗减小)预充电操作。

因而，本发明的目的是提供一种能够在其内部对行链自动预充电的同步半导体存储器装置。

本发明的另一个目的是提供一种具有可靠地对行链预充电功能的同步半导体存储器装置。

为完成上述目的，根据本发明的半导体存储器装置包括：许多存储体，行地址选通信号缓冲器，列地址信号缓冲器和列地址发生器，及对应与具有预测定频率的系统时钟相关的脉冲串长度和等待时间信息执行数据存取操作，还包括一个信号发生装置，在一个存储器体的地址操作完成后，响应行地址选通脉冲信号产生一个自动预充电存储体用的信号，信号具有脉冲串长度和等待时间信息的。这样，预充电信号就可以传输到行地址选通信号缓冲器，从而允许行地址选通信号缓冲器对一个存储体预充电。

下面的本发明的优选实施例的详细说明将参照附图进行。

图1是显示根据惯用预充电方法的时序图；

图2是本发明的预充电功能结构的方框图；

图3是图2中的本发明RAS缓冲器的电路图；

图4是图2中所示的本发明的脉冲串/等待时间信息信号发生器的电路图；

图5是图2中所示的本发明的脉冲串/等待时间信息信号探测器的电路图；

图6是图2中所示的本发明的预充电信号发生器的电路图；

图7是根据本发明自动预充电方法操作的时序图，假定系统时钟为66MHZ，脉冲串长度为4，CAS等待时间为2；

图8是根据本发明自动预充电方法操作的时序图，假定系统时钟为66MHZ，脉冲串长度为2，CAS等待时间为2。

为完成根据本发明的自动预充电功能，图2所需的结构包括接收行地址选通脉冲信号RAS然后产生行主时钟R₁和R₂的RAS缓冲器100；接收列地址选通脉冲信号CAS并产生驱动列关联的控制电路的列主时钟C的缓冲器200；接收并缓冲地址信号Ai至CMOS电平，然后产生来自缓冲地址信号的许多列地址信号(包括CA10，CA11和CA11的列地址发生器300；接收列主时钟和计算列地址信号然后产生检测脉冲串长度结束状态的脉冲串长度探测信号COSI的脉冲串检测器400的末端；接收行主时钟R₁和R₂然后产生定时控制信号S₁DQ和S₂DQ的定时控制器500；接收脉冲串长度检测信号COSI、CAS等待时间信息信号CLm(＂m＂表示取数时间数值)，WE启动信息信号WR(WE是能写信号)和脉冲串长度信号SZn(＂n＂表示脉冲串长度)然后产生脉冲串/等待时间信息信号COSA的脉冲串/等待时间信息信号发生器600；接收定时控制信号SIDQ和S2DQ，脉冲串/等待时间信息信号COSA，由预充电信号发生器800产生的列地址启动检测信号CA11A和CA11A，然后产生脉冲串/等待时间信息检测信号COSAP的脉冲串/等待时间信息检测器700；接收列地址信号CA10、CA11和CA11脉冲串长度检测信号COSI和脉冲串/等待时间信息检测信号COSAP，然后对PAS缓冲器100产生和提供预充电信号AP1和AP2和对脉冲串/等待时间信息检测器700产生和提供启动检测信号CA11A和CA11A的预充电信号产生器800。