[发明专利]一种高电子迁移率晶体管器件的自对准制作的方法

说明书

本发明涉及到一种高电子迁移率晶体管器件的自对准制作的方法，特别是涉及到一种在器件的重叠覆盖有绝缘膜层的源电极和漏电极之间的夹缝中，经绝缘隔离后，利用该夹缝有效窗口制作栅极肖特基结及其上面栅电极，从而实现器件栅极与源、漏电极自对准的方法；其特征是：在符合管芯制作要求的基片上制作管芯台面；然后在管芯台面上制作其上面重叠覆盖有一层绝缘膜，二者间距形成的夹缝图形线宽与设计器件栅长相近的金锗镍合金源电极和漏电极；再在图形的侧壁上制作绝缘隔离侧墙；接着以夹缝为中心，通过套准光刻出栅电极窗口，腐蚀出肖特基结接触面层，淀积栅电极材料，图形剥离等工序，在夹缝有效窗口上制作出栅极肖特基结及其上的栅电极，从而实现晶体管器件栅极与源、漏电极自对准。高电子迁移率晶体管器件，又称HEMT器件，(以下叙述简称HEMT)，是一种异质结二维电子气场效应晶体管。由于二维电子气具有高电子迁移率，使其高频特性较其他晶体管具有巨大优越性。制作器件的基片是用分子束外延或MOCVD方法制得的由多层异质结材料重叠组成的化合物半导体材料。通常制作方法是先制作管芯台面，再用光刻和图形剥离方法，在管芯台面区制作金锗镍合金源和漏电极；然后在予先设计的源、漏电极之间缝隙区内(对常规光刻缝宽3-4μm)，套准光刻出栅极窗口图形，在腐蚀出图形下的肖特基结接触层后，在基片上淀积一层栅电极材料，进行图形剥离得到器件的栅电极。在源、漏电极缝隙间套准光刻栅极图形，是工艺中最麻烦的一道工序。随着器件使用频率越来越高，不但要求器件栅极图形越来越小，而且要减少源电极与栅极间的串联电阻；否则栅长再短，工作频率也难于提高。减少源、栅电极串联电阻就要缩短源电极和栅极间距，相应就要缩小源、漏电极间缝隙宽度，因而对光刻对准精度要求越来越严格苛刻。实现器件制作中的栅极和源、漏电极的自对准，是解决困难的理想途径。由于制作HEMT器件的化合物异质结材料抗离子轰击和抗化学腐蚀能力差，一般MOS和MESFET器件的自对准技术不适用于HEMT器件的制作，因而使HEMT器件的自对准技术长期得不到解决。本发明提供的适于HEMT器件制作中在栅极和源、漏电极自动准的方法，不但免除了栅电极制作中在源、漏电极间缝隙对准光刻的困难，可把栅极和源、漏电极距离缩短到0.1-0.3μm水平，减小源和栅电极串联电阻，而且能缩短有效栅长，对提高器件性能具有重要意义。

本发明方法的关键工艺技术是在HEMT器件的源和漏的金锗镍合金电极制作中，在对应电极上层重叠覆盖一层绝缘膜层，并使二电极间距离缩小成与器件栅长尺寸相近的夹缝窗口图形；在夹缝及源，漏图形侧壁上制作绝缘隔离侧墙，使源、漏电极与夹缝内二侧墙之间的有效窗口区隔离；利用夹缝内有效窗口图形制作栅极肖特基结接触区的窗口，在其上制作栅极肖特基结及其上层的栅电极，从而实现器件栅极和源、漏电极的自对准制作；制作的主要工艺过程是：A，设计制作出与本发明方法相适应的光刻掩模版；B，选取合格基片，在其上光刻并腐蚀出管芯台面；C，在台面上制作出其上层重叠覆盖有一层绝缘膜，二者间形成的夹缝线宽与器件栅长尺寸相近的金锗镍合金源电极和漏电极；D，在源、漏电极及其形成的夹缝图形侧壁上，制作绝缘隔离侧墙；E，以源、漏电极间夹缝窗口图形为中心，用栅电极掩膜版，套准光刻出栅电极窗口图形；在夹缝有效窗口下腐蚀出栅极肖特基结接触层，再淀积栅电极材料，进行图形剥离得到栅极肖特结及其上面的栅电极，实现了HEMT器件制作中的栅极与源、漏电极自对准。

下面，结合实施例附图，详细说明本发明方法的具体工艺流程及其特点和优点。这些附图是：

图1-1至图1-2为专用掩模版图，其中图1-1为源、漏电极掩模版，图1-2为栅电极掩模版。

图2-1至图2-7为实施工艺流程图，左为剖面图，右为平面图。

              实施例

本实施例为制作微波低噪声HEMT器件的自对准制作的方法。器件是由源、漏电极和夹在它们中间的栅极组成的单栅HEMT器件。选用基片为在半绝缘GaAs衬底上用分子束外延生长由未掺杂GaAs.n^-AlGaAs.n^-GaAs重叠组成的异质结材料，采用常规光刻制作。