[发明专利]形成半导体器件中的栅极电极的方法

说明书

本发明涉及利用晶界形成半导体器件中的两层多晶硅栅极电极的方法，更具体地说涉及一种形成具有两层多晶硅层(其中一层的晶粒尺寸与另一层不同)和一层钨硅化物层的栅极电极的方法，以防止在形成钨硅化物层期间氟气通过晶界在多晶硅层中扩散并继而渗入栅极氧化物膜。

在现有技术中，为制造半导体器件中的晶体管栅极电极，广泛采用具有单层多晶硅层和一层钨硅化物层的多层(polycide)结构。

形成具有多层结构的栅极电极的方法如下。

在硅已经形成栅极氧化物膜以后，在大约600℃的温度下，通过低压化学汽相淀积(LPCVD)在栅极氧化物膜上形成一层多晶硅层。

然后采用WF₆气，通过化学汽相淀积(CVD)在多晶硅层上形成一层钨硅化物层。当进行热处理时，通过字线掩模工艺形成栅极电极。

在这种热处理过程期间，来自用于形成钨硅化物层的WF₆的氟(F)沿多晶硅层的晶界迅速扩散，并且最终渗入栅极氧化物膜。结果，栅极氧化物膜的厚度增加了，从而降低了栅极氧化物膜的电特性。

英国专利GB2254960提出了一种MOS(金属氧化物半导体)器件，其中包括形成在一衬底上的源区和漏区，而在一栅极氧化物层上形成有一栅极。栅极包括上多晶硅层和晶粒尺寸大于上层晶粒尺寸的下多晶硅层。形成非晶硅的下栅极层并提高温度将其转变为多晶硅而制出该器件。此两层栅极可防止杂质扩散到栅极从而改善了栅极的导电性，于是避免了可造成栅极氧化物层破裂的在栅极氧化物层中与硅的反应。

形成两层栅极电极的方法包括：在540至570℃温度范围在栅极氧化物膜上顺序形成未掺杂的多晶硅层；在610至640℃温度范围在所述非晶硅层上形成未掺杂的多晶硅层；用POCl₃完成杂质离子注入工艺而将未掺杂的多晶硅层转变成上掺杂多晶硅层；在高温下完成热处理工艺而将未掺杂的非晶硅层转变成下掺杂多晶硅层；以及在上下掺杂多晶硅层上蚀刻图案以形成具有上掺杂多晶硅层和晶粒尺寸大于上掺杂多晶硅层晶粒尺寸的下掺杂多晶硅层的两层栅极电极。

然而，在610至640℃温度范围形成未掺杂多晶硅层期间，晶粒起初是在未掺杂的多晶硅层表面产生的。利用加热工艺使开始的晶粒生长，从而形成具有完整晶粒的下掺杂多晶硅层。也就是，下掺杂多晶硅层的完整晶粒的形成是与形成未掺杂多晶硅层期间产生的开始的晶粒有关的。因此，在实际的半导体器件制作过程中，很难获得晶粒尺寸大于上掺杂多晶硅层晶粒尺寸的下掺杂多晶硅层。

本发明的一个目的是提供一种形成半导体器件中的栅极电极的改进方法，特别考虑到了改善这种器件的电特性。

本发明的又一目的是提供一种形成具有两层多晶硅层的栅极电极的方法，其中一层的晶粒尺寸不同于另一层的晶粒尺寸。

本发明的另一个目的是提供一种在形成钨硅化物层期间防止氟沿多晶硅层中的晶界扩散并最终渗入栅极氧化物膜的措施。

本发明的再一个目的是提供一种改善半导体器件中的晶体管的电特性的方法。

根据本发明，在硅衬底上顺序形成栅极氧化物膜和第一多晶硅层。对第一多晶硅层进行热处理，以增大其晶粒的尺寸。在第一多晶硅层上形成第二多晶硅层。对第二多晶硅层进行热处理，以增大其晶粒的尺寸。在第二多晶硅层上形成钨硅化物层。然后通过掩模工艺和蚀刻工艺部分地对第一和第二多晶硅层及钨硅化物层进行蚀刻，由此形成栅极电极。本方法的一个重要特征是使第一多晶硅层的晶粒的尺寸与第二多晶硅层的晶粒的尺寸不同。可以使第一多晶硅层的晶粒的尺寸大于或小于第二多晶硅层的晶粒的尺寸。如果希望使第二层晶粒大于第一层晶粒，那么第一多晶硅层利用SiH₄气和PH₃气形成，第二多晶硅层利用Si₂H₆气和PH₃气形成。如果希望使第一层晶粒大于第二层晶粒，那么第一多晶硅层利用Si₂H₆气和PH₃气形成，第二多晶硅层利用SiH₄气和PH₃气形成。第一和第二多晶硅层是在500至530℃的温度范围内形成的。第一和第二多晶硅层是利用惰性气体在600至650℃的温度范围内进行四至十小时的热处理过程形成的。所用的惰性气体可以或是氩(Ar)气或是氮(N₂)气。在第一和第二多晶硅层之间的界面，第一多晶硅层中没有晶界垂直对准第二多晶硅层中的任何晶界。

通过考虑以下结合附图的详细描述，可以对本发明得到更完整的理解，附图中：