[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，它具有存储单元按行列状排列的存储单元阵列、与所述存储单元阵列的各行对应地连接的多个行门；

其特征在于包括：

与分成所述存储器阵列的多个组的这些行的各组对应地设置的多条数据线，这些数据线共同地连接于各个对应组的各行的行门的一端处；

行译码器群，按多于所述存储单元阵列的行地址数的数量，设置排列对指定所述存储单元阵列的行所用的行地址信号进行译码的行译码器；

多个逻辑电路，对应于所述存储单元阵列中行地址不同的行地址，按与行地址数相同的数量来设置，对所述行译码器群中相互不同的行地址进行译码的预定的多个行译码器，其输出的逻辑和被用来对应的行的行门进行转换控制。

2.根据权利要求1所述的半导体存储装置，其特征在于：所述的行译码器群，在行译码器群阵列的一端处及另一端处，分别设置对指定所述存储单元阵列的一端处的行所用的行地址进行译码的行译码器。

3.根据权利要求1所述的半导体存储装置，其特征在于：所述逻辑电路，对所述行译码器群阵列内相邻的1组的多个行译码器的输出取逻辑和。

4.根据权利要求3所述的半导体存储装置，其特征在于：

所述行译码器群，在行译码器群阵列的一端处及另一端处，分别设置1个对指定所述存储单元阵列一端的行所用的行地址进行译码的行译码器；

所述逻辑电路，对所述行译码器群阵列内相邻的2个行译码器的输出取逻辑和。

5.根据权利要求1至4任何一个所述的半导体存储装置，其特征在于所述逻辑电路包括：

逻辑与电路，对其它预定数量的行译码器的输出信号和逻辑电平随读出/写入而不同的控制信号取逻辑积，所述的这个行译码器是对与该逻辑电路所对应的行的行地址进行译码的行译码器；

逻辑或电路，对所述逻辑与电路的输出和对与该逻辑电路对应的行的行地址进行译码的1个行译码器的输出取逻辑和。