[发明专利]协处理器系统以及带辅助运算功能的外部存储装置

权利要求书

1.一种协处理器系统，包括：

根据程序在第一周期时间内进行运算处理的第一处理器(18)；

与第一处理器的结构相同，并根据程序在第二周期时间内进行运算处理的第二处理器(34)；

将作为第一周期时间基准的第一时钟信号提供给第一处理器的第一时钟信号供给装置(23，25)；以及

第二处理器可存取和高速读出，并存储第一处理器和第二处理器直接存取的程序的程序存储器(22)，

其特征在于，

所述第二周期时间比所述第一周期时间短，

所述协处理器系统包括：

将作为所述第二周期时间基准的第二时钟信号提供给所述第二处理器的第二时钟信号供给装置(23，216)，以及

存取控制装置(35，54，60，52)，在比所述程序存储器存取时间长但比所述第一周期时间短的第一期间允许所述第一处理器对所述程序存储器直接存取，而在所述第一周期时间中除所述第一期间以外的第二期间则允许所述第二处理器对所述程序存储器直接存取。

2.如权利要求1所述的协处理器系统，其特征在于，所述存取控制装置包括：信号输出装置(216，60)，该装置在所述第一期间有所述第一处理器的存取请求(SMHIT)时，输出第一电平信号，而所述第一期间没有所述第一处理器的存取请求时，则输出第二电平信号；响应所述第一电平信号，将来自所述第一处理器的地址提供给所述程序存储器的地址输入(MA)的地址切换装置(52)。

3.如权利要求2所述的协处理器系统，其特征在于，所述地址切换装置响应所述第二电平信号，将来自所述第二处理器的地址提供给所述程序存储器的所述地址输入(MA)。

4.如权利要求1至3中任一项所述的协处理器系统，其特征在于，包括：

将从所述程序存储器读出的程序数据提供给所述第一处理器的数据总线(SD)的第一数据锁存器；以及

向所述第一数据锁存器提供与所述第一时钟信号相对应规定的第一锁存信号(SSYNC)的第一锁存信号供给装置(216)。

5.如权利要求4所述的协处理器系统，其特征在于，所述第一锁存信号的后缘处于比所述第一时钟信号后缘超前的相位。

6.一种带辅助运算功能的外部存储装置，可脱卸自如地装在信息处理装置上，该信息处理装置包括：根据程序在第一周期时间内进行运算处理的第一处理器(18)；将作为所述第一周期时间基准的第一时钟信号提供给所述第一处理器的第一时钟信号供给装置(23，25)，其特征在于，带辅助运算功能的外部存储装置包括：

与所述第一处理器的结构相同，并根据程序在比所述第一周期时间短的第二周期时间内进行运算处理的第二处理器(34)；

将作为所述第二周期时间基准的第二时钟信号提供给所述第二处理器的第二时钟信号供给装置(23，216)；

所述第二处理器可存取和高速读出，并存储第一处理器和所述第二处理器直接存取的程序的程序存储器(22)；以及

存取控制装置(35，54，60，52)，在比所述程序存储器存取时间长但比所述第一周期时间短的第一期间允许所述第一处理器对所述程序存储器直接存取，而在所述第一周期时间中除所述第一期间以外的第二期间则允许所述第二处理器对所述程序存储器直接存取。

7.如权利要求6所述的带辅助运算功能的外部存储装置，其特征在于，所述存取控制装置包括：信号输出装置(216，60)，在所述第一期间有所述第一处理器的存取请求时输出第一电平信号，而所述第一期间没有所述第一处理器的存取请求时则输出第二电平信号；响应所述第一电平信号将来自所述第一处理器的地址提供给所述程序存储器的地址输入(MA)的地址切换装置(52)。

8.如权利要求7所述的带辅助运算功能的外部存储装置，其特征在于，所述地址切换装置响应所述第二电平信号，将来自所述第二处理器的地址提供给所述程序存储器的所述地址输入(MA)。

9.如权利要求6至8中任一项所述的带辅助运算功能的外部存储装置，其特征在于，包括：

将从所述程序存储器读出的程序数据提供给所述第一处理器数据总线的第一数据锁存器(66)；以及

向所述第一数据锁存器提供与所述第一时钟信号相对应规定的第一锁存信号(SSYNC)的第一锁存信号供给装置(216)。