[发明专利]半导体器件的器件隔离方法

说明书

本发明涉及到一种半导体器件的器件隔离方法，更确切地说是一种用硅的局部氧化工艺(LOGOS)在被器件隔离方法中鸟喙穿通加厚了的衬垫氧化层中故意形成一个空洞的半导体器件的器件隔离方法。

根据半导体器件向高集成度发展的最新趋势，已积极推进了器件隔离技术(微加工技术)的研究和开发。器件隔离区的制作是半导体制造工艺中的第一步，而且决定着有源区的尺度，并确定着所有后续制造工艺步骤的范围。采用LOCOS方法已达到了隔离。

图1A-1D示出了用常规LOCOS方法制作场氧化层的一种方法。

参照图1A，在半导体衬底10上形成一个衬垫氧化层12之后，在其上制作一个氮化物层14。

参照图1B，将光致抗蚀剂涂覆在氮化物层14上并将其图形化以形成光致抗蚀剂图形16。然后在衬底的整个表面上离子注入与衬底导电类型相同的杂质以形成沟道停止区。

参照图1C，在用光致抗蚀剂图形16作为腐蚀掩模对氮化物层14进行刻蚀并清除光致抗蚀剂图形之后，执行热氧化工序使场氧化层18形成在衬底的器件隔离区中。此时，在场氧化层18下方就形成一个沟道停止区20。

参照图1D，通过清除氮化物层14和衬垫氧化层12就实现了器件隔离。

然而，如所周知，由于氧渗透到用作氧化防止掩模的氮化物层下方的衬垫氧化层的侧表面，并从而使氮化物层下方的硅被氧化，故LOCOS方法中存在鸟喙引起的严重问题。而且，随着元件集成度的提高，有源区中的单元间距变得更小。在上述的常规LOCOS技术中，不可能防止鸟喙穿通现象，从而使相邻形成的鸟喙在氮化物层下方彼此相接触。倘若各单元被重叠，则上述现象在鸟喙沿三个方向延伸的单元端处尤为严重。

参照图2和图3A-3C，在重叠单元的“P”端，由于鸟喙穿通现象，而使鸟喙彼此接触，位于氮化物层下方的衬垫氧化层被加厚(图3A和3C)。在单元的中部，鸟喙现象不严重(图3B)。

产生鸟喙穿通现象时，实际上就不可能限定有源区。同时，为了形成有源区，必须清除被鸟喙穿通现象加厚了的氧化层。为了清除加厚了的氧化层，需要执行过腐蚀工艺。然而，由于对场氧化层及加厚了的氧化层进行过腐蚀，元件的特征变坏即不可能得到实际的器件隔离(参照图7A)。

本发明的目的是利用鸟喙穿通现象来提供一种用来实现恰当的器件隔离和单元确定的半导体器件的器件隔离方法。

为实现上述目的，半导体器件的器件隔离方法包括下列步骤：在半导体衬底上形成一个衬垫氧化层和一个氮化物层；清除器件隔离区上方的氮化物层；用局部刻蚀衬垫氧化层的方法在上述氮化物层下方形成一个切口；在暴露的衬底上形成一个第一氧化层；在氮化物层的侧壁上形成一个多晶硅分隔层；以及对形成了多晶硅分隔层的所得结构进行选择性氧化。

此处，最好在950℃～1150℃的温度下执行选择性氧化工艺，从而在位于形成在有源区上的氮化物层下方的氧化层中形成空洞。

根据本发明的一个最佳实施例，形成多晶硅分隔层以使多晶硅填充在切口中，而第一氧化层的厚度为30-160。

另一方面，如果需要，利用对多晶硅分隔层进行过腐蚀，可将多晶硅分隔层形成在比氮化物层更低的地方。

为实现上述目的，该半导体器件的器件隔离方法包括下列步骤：在半导体衬底上形成一个衬垫氧化层和一个氮化物层；清除器件隔离区上的氮化物层；用局部刻蚀衬垫氧化物层的方法在上述氮化物层下方形成一个切口；用氮化物层作为腐蚀掩模对衬底进行刻蚀；在暴露的衬底上形成第一氧化层；在氮化物层的侧壁和其下方的衬底被腐蚀部分的侧壁上，形成一个多晶硅分隔层；以及对其中形成了多晶硅分隔层的所得结构进行选择性氧化，并在位于形成在有源区上的氮化物层下方的氧化物层中形成空洞。

根据本发明的一个最佳实施例，将衬底腐蚀掉200-1000，选择性氧化工艺在950℃～1150℃的高温下执行。

而且，形成多晶硅分隔层，以使多晶硅填充在切口之中，且第一氧化层的厚度为30-160。

另一方面，如果需要，通过对多晶硅分隔层进行过腐蚀，多晶硅分隔层可形成在比氮化物层更低的地方。

在被鸟喙穿通加厚了的氧化层中故意形成空洞，致使常规LO-COS方法的典型问题得以解决，并可实现稳定的器件隔离和恰当的单元确定。

下面将参照附图对本发明的最佳实施例进行详细描述，以使本发明的上述目的和优点变得更加明显。在这些附图中：

图1A-1D为剖面图，示出了用常规LOCOS方法制作场氧化层的相继工艺步骤。