[发明专利]半导体器件及其制造方法

说明书

本发明涉及一种半导体器件及其制造方法，更具体地讲是涉及一种具有超高速集成电路器件所要求的短沟道长度和高电流驱动能力的半导体器件。

对于诸如千兆的DRAM之类的超高速集成电路器件而言，要求MOS晶体管具有0.1μm以下的沟道长度。为满足这种要求，栅极宽度应等于沟道长度。但是，通过现有的I线(I-Line)分步器或准分子激光刻图技术不可能形成具有0.1μm的尺寸的图形。此外，LDD(轻掺杂漏极)结构的轻掺杂区(n^-区或P^-区)要求0.01-0.03μm的极浅结深度。在半导体器件工作时，浅结突然增大了沟道区的串联电阻，由此降低了电流驱动能力。另外，也降低了器件的工作速度。

因此，本发明的目的是要提供一种半导体器件及其制造方法，它可形成高速集成电路器件所需的短沟道长度，减小LDD结构中的轻掺杂区的沟道电阻，从而提高器件的工作速度。

为实现上述目的，根据本发明的半导体器件包括具有栅极及LDD结构的源和漏区的半导体器，其中还形成有辅助栅极，它们对轻掺杂区是电悬浮的，以便在电学上控制轻掺杂区的电阻。

根据本发明的制造半导体器件的方法包括下列各步骤：

在硅衬底上形成栅氧化膜和T形栅极；在包括T形栅极在内的硅衬底的整体结构的顶部依次形成掺杂氧化膜和厚的多晶硅层，然后，通过采用敷层蚀到方法蚀刻多晶硅层和掺杂氧化膜而在T形栅极两侧下面潜挖的部分处形成辅助栅极；通过高浓度杂质注入方法在T形栅极两侧的硅衬底中形成重掺杂区；以及在包括T形栅极在内的硅衬底的整体结构上淀积中间绝缘层之后进行为表面平整而采取的热处理，并通过在热处理过程中掺杂氧化膜中所含的掺杂剂向硅衬底的扩散形成轻掺杂区。

为更好地理想本发明的本质和目的，下面将结合附图做详细描述，附图中：

图1是根据本发明制造的半导体器件的剖面图；

图2A-2F是半导体器件的剖面图，用于描绘根据本发明的第一实施例的制造半导体器件的各步骤；

图3A-3E是半导体器件的剖面图，用于描绘根据本发明的第二实施例的制造半导体器件的各步骤；

在各图中相同参考符号表示相同部分。

参照图1，在硅衬底1上形成有具有很小宽度的栅氧化膜10。在栅氧化膜10上形成具有垂直部分20A和水平部分20B的T形栅极20。在水平部分20B的底表面、垂直部分20A的表面以及硅衬底的选择部分上形成掺杂的或非掺杂的氧化膜30。在T形栅极20的潜挖部位的氧化膜30上形成有辅助栅极40，以使辅助栅极40电容性耦合至T形栅极20并与轻掺杂区50电悬浮。轻掺杂区50在辅助栅极40之下的硅衬底1中具有浅的深度，重掺杂区60连至轻掺杂区50。因此，LDD结构的源和漏区70由轻掺杂区50和重掺杂区60组成，由此形成一个存储单元。在包括存储单元在内的硅衬底1的整体结构上形成中间绝缘膜3。由金属接触工艺形成的金属布线4连接至T形栅极20和源及漏区70。

图2A-2F是显示根据本发明的第一实施例的制造具有上述结构的半导体器件的步骤的剖面图。

参照图2A，在硅衬底1上形成一个场氧化膜2，以限定一有源区。在整体结构上形成栅氧化膜10。在栅氧化膜10上依次形成掺杂的多晶硅层20A和未掺杂的多晶硅层20B。依次进行使用一栅极掩模的干法蚀刻工艺和湿法蚀到工艺，从而形成具有潜挖部位的T形栅极20。通过清洗工艺除去栅氧化膜10的暴露部分。

在制造本发明的有NMOS结构的半导体器件的情况下，T形栅极20是连续地淀积掺有n^-型杂质的硅和非掺杂的硅形成的，淀积条件是：在600℃下淀积非晶硅，以抑制掺杂物从掺杂硅层扩散至非掺杂硅层，经栅极掩模操作，通过现有曝光系统的I线分步器和准分子激光到图使非掺杂硅层和掺杂硅层构成图形，此后，在600-750℃范围内通过0.5-5小时热处理激活掺杂硅层中的杂质，同时，在杂质不致扩散至非掺杂层的条件下使掺杂层多晶化，并在组分比为HNO₃∶CH₃COOH∶HF∶H₂O＝21∶3∶0.25-1.0∶10-16的聚湿性蚀刻溶液中进行蚀刻处理。在采用曝光系统将多晶栅极刻成0.25-0.3μm的厚度的图形情况下，由于在聚湿性蚀刻溶液中掺杂多晶硅20A与非掺杂多晶硅20B的蚀刻比率为60-80∶1，这是一个很大的比值，因此，可以在保持上层非掺杂多晶层20B具有0.25-0.3μm的宽度的情况下，制备具有0.05-0.1μm的很小宽度的下层掺杂多晶硅层20A。