[发明专利]半导体集成电路器件

说明书

本发明涉及将电压由电源电压或类似的电压提升为一提升电压所必需的半导体集成电路器件，更具体地说，涉及产生提升电压的电压提升电路。

另外，本发明还涉及一种电子装置，根据在电子电路中使用半导体集成电路的方法将该半导体集成电路集成于该电子装置中。

图28示出了通常的MOSFET(金属氧化物—半导体场效应管)的剖面示意图。在半导体衬底14上构成的MOSFET是由源极12，漏级13，源极12和漏级13间的沟道19，在沟道19上形成的栅极绝缘膜18，和栅极11构成的，而且沟道19的杂质浓度等于或大于每立方厘米5×10¹⁵原子(atoms/CC)。

在使用通常的MOSFET的电压提升电路中，由于MOSFET的人体(电容)感应使得阈值(电压)增加，因此电压提升效率大大的恶化了。另外，需要的电压越高，由于MOSFET的人体感应使得阈值的增加越可观，因此，将不能提供高性能、高效率和低成本的具有电压提升电路的半导体集成电路器件。

为了解决上述的问题，在本发明中采用如下的方法。

作为第一种方法的第一个方面，在多个以二极管连接的MOSFET以串联方式连接的电压提升电路中，衬底的杂质浓度或MOSFET的源极和漏极间的阱的杂质浓度减小到这样的程度，即源极和漏极间以及源极和漏极各自的一个与衬底间构成的结中的耗尽区域的宽度加大了，而且由于人体感应使得阈值电压提升尽可能受到抑制。

作为第一种方法的第二个方面，把多个杂质浓度提供给(衬底的各个部分)衬底或者接近MOSFET的源极和漏极的阱。

作为第一种方法的第三方面，接近MOSFET的源极和漏极的衬底(各个部分)或阱的杂质浓度减小了。

作为第一种方法的第四方面，在MOSFET上人体感应相当显著的后级的一侧MOSFET的长度L进一步缩短，而且通过在后级MOSFET的侧进一步降低阈值，则确实地利用短沟道效应。

作为第一种方法的第五方面，第一栅极绝缘膜和第二栅极绝缘膜作在MOSFET的相同的沟道上。

作为第一种方法的第六方面，第一栅极绝缘膜与第二栅极绝缘膜的面积比是可变的。

作为第一种方法的第七方面，电压提升电路的后级的一侧的MOSFET的阈值作得比先前级的一侧的MOSFET的阈值要低。

作为第一种方法的第八方面，电压提升电路的后级的一侧的MOSFET的阈值被设置成耗尽型。具体地说，该阈值是这样的一种耗尸型，当通过人体感应提升阈值时，这种耗尽型恰好转变为增强型。

作为第一种方法的第九方面，MOSFET的多个阈值被设置成从电压提升电路的最初级到最后级的范围。

作为第一种方法的第十方面，在一个平面中所见到的具有不同杂质浓度的多个沟道提供给电压提升电路的MOSFET。

作为第二种方法的第一方面，在电压提升电路中的各个级中的电容元件的电容从最开始的级到最后的级相继减小。

第二种方法的第二方面，电压提升电路划分成为一些单元(block)，每个单元包含一级或多级，每个单元中的电容元件的电容保持不变，而且(单元方式)电容元件的电容从前级的一侧的单元到后侧的一侧的单元相继地减小。

第三种方法的第一方面，电压提升电路的各个级的电容元件的电容从开始的级到最后的级是相继地增加的。

第三种方法的第二方面，电压提升电路划分成单元，每个单元包含一级或多级，在每个单元中的电容元件的电容保持不变，而且(单元方式)电容单元的电容从前级的一侧的单元到后级一侧的电容依次的增加。

作为第四种方法，把提升输入给电压提升电路的输入信号的时钟信号的波形高度的值的信号电压提升电路，加到电压提升电路。

第五种方法，把从第一到第四方法中的任一个或者它们中的二个的电压提升电路安装在具有电可再写的非易失性的存储器单元的半导体集成电路上。

第六种方法，把第二种方法的电压提升电路安装在具有电可再写的非易失性的存储单元的半导体集成电路上。

第七种方法，把第三种方法的电压提升电路安装有具有电可再写的非易失性的存储单元的半导体集成电路上。

第八种方法的第一方面，一种电致发光元件连接到与第一，第二和第四种方法中的任一种方法的，或者所有这种方法的两个或三个相结合的电压提升电路，而且电致发光元件由电压提升电路所激励。