[发明专利]通过容纳焊膏堆积使衬底隆起的方法

说明书

本发明涉及把导电物质附着于衬底的方法和工艺，更具体地，涉及把焊料隆起物附着于衬底的工艺，在要求间距小于400微米的应用中具有特殊的优点。

对于以低成本大批量地制造和组装集成电路或“芯片”的方法，在世界范围内的持久研究，花费了大量的研究和开发资源。芯片组装的集成片要制成电气互连。焊料隆起的倒装式技术已成为非常流行的了，这是因为它提供了所有的接线端均在一侧(以焊盘或隆起物的形式)的超小型半导体管芯，对芯片表面处理之后，可把其翻转并附着于装配衬底。为了构成连接，倒装式技术包括使导电材料的隆起物固定于包括电路板、封壳和芯片的衬底上的技术。倒装芯片隆起技术还被证实适用于带自动压焊(TAB)。焊料隆起物的其它应用包括光—电子和硅—硅互连。

倒装片技术具有多种优点，使其成为电子互连的优选形式。倒装改善了电性能。对于高频应用例如主机和机算机工作站，倒装式互连是最有效的电互连。除了在功能的效率之外，倒装在形式上也是有效的，因为其尺寸小。随着功率不断增大的器件的尺寸的减小，倒装提供了最小的互连选择。其它优点包括对热量易于处理、降低了电磁干扰(EMI)发射和降低了射频干扰(RFI)敏感度。

焊料隆起倒装式组装可与实在的表面安装技术(SMT)兼容(对SMT详细的介绍，请参看《表面安装技术手册》，Stephen W.Hinch，Longman Scientific & Technical，UK，1988)。对焊料隆起物冶金学性质的适当选择可使SMT组装生产线在产品通过生产线时，同时装配倒装组件和表面安装组件。这种兼容性提供了SMT组装线的安装基础的利用，以及把倒装片引入较大SMT组件的设计封装的灵活性。优于其它组装技术的倒装片的最显著的优点也许是其低的成本。倒装片消除了互连的整个高度—组件高度(见图2中的步骤B-E)。通过对消组件高度，系统成本显著降下。在IC行业，通常潜在的成本节约证明了以几百万美元对倒装片技术研究的投资是合算的。

制造倒装片互连的主要方式是采用焊料隆起物。施加焊料隆起物可通过蒸发、电镀、模版印刷和系列方法。但是，这些方法中的每一种具有具体的限制，并已经和正在进行着许多研究，以克服这些方法的限制。

在过去的三十年中，许多公司例如IBM已经利用蒸发来形成高铅(Pb)隆起物，用于倒装晶片。蒸发的一个主要缺点是高成本：至少需要价值千万美元的基本设备。加工成本也很高，因为工具和掩模成本、加工延迟、低生产量、低产出率、必须频繁地手工去除有毒的铅废料。然后，合金组成受到限制，因为许多金属不适合蒸发。特别的限制是锡(Sn)的淀积速率使得其不容易被蒸发。高锡合金(63Sn-37Pb，即“低共熔点”)被高度期望作为隆起物材料，因为低共熔点锡的熔点(Tm＝183℃)与现行SMT材料和工艺(通常在200-210℃进行)是兼容的。与此相反，铅的熔点是327℃，此温度将使SMT所用的许多有机材料(例如环氧树脂电路板，其最高承受温度是230℃，还有其它元件)熔化。

在蒸发工艺的改进上不乏已公布的专利。由于蒸发工艺涉及汽化的铅以及使铅淀积在所有被掩盖和未被掩盖的表面，所以金属荫罩的清洗是脏的而且有毒害。金属掩模在不能再清洗之前仅能重复利用三或四次，然后必须废弃。废料铅包括被铅包壳的掩模，造成了环境和工作者的安全问题，以及提高了制造费用。近来的专利、美国专利No.5152878着重提到掩模清洗的问题并提出了某些节省清洗技术的方法。但是，尽管改进可以加快隆起降低工作成本至一定程度，但蒸发所需的设备仍旧很贵，废料铅的毒害仍旧存在。

与伴随着汽化铅的毒害的蒸发技术不同，电镀是一种湿法技术采用化学液作为介质，在其中淀积隆起物。化学电镀液含有铅和其它有害材料，这造成了操纵和放置上的问题。此外，电镀在效率上受到限制，因为它是分批作业。因此，大批量生产面对设备紧张的系列工艺的伴随的困难，作为IC的生产者都敏锐地知道，成本受生产批量和容量限制的影响。电镀的其它缺点包括对合金组成的控制困难，以小的隆起物间距一致地达到满意的隆起高度的问题，以及难于消除表面杂质。

如图2A所示，模版印刷(也称为丝网印刷)至少在概念上是最为简单的方式，但是在隆起物尺寸和间距上存在看起来是不可克服的限制(通常可参见《表面安装技术手册》，第245-260页)。