[发明专利]动态存储器无效
申请号: | 95118657.4 | 申请日: | 1995-09-22 |
公开(公告)号: | CN1096679C | 公开(公告)日: | 2002-12-18 |
发明(设计)人: | 荻原正毅;高濑觉;樱井清史 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | G11C11/34 | 分类号: | G11C11/34 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 杜日新 |
地址: | 日本神*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 动态 存储器 | ||
1.一种半导体存储器器件,包括:
在半导体衬底上形成的半导体芯片;
在所述半导体芯片上形成的存储单元阵列,所述存储单元阵列包括组成存储单元群的子阵列,存储单元群沿第一和第二方向之一相互分离;
在所述半导体衬底上形成的开关电路,且沿第二方向相互分开,每个开关电路连接每个存储单元群的一个子阵列;
在所述半导体衬底上形成的数据缓冲电路,且沿第二方向相互分开,每个数据缓冲电路连接对应的一个开关电路;
在所述半导体衬底上形成的输入/输出节点,且沿第二方向相互分开,每个输入/输出节点连接对应的一个数据缓冲电路;
其中,所述数据缓冲电路和所述开关电路设置在所述输入/输出节点和所述子阵列之间。
2.根据权利要求1所述的半导体存储器器件,其中所述子阵列包括按行和列设置的动态存储单元。
3.根据权利要求2所述的半导体存储器器件,还包括:
字线,每个与所述子阵列之一的一行动态存储单元相连,所述字线沿第一方向延伸。
4.根据权利要求3所述的半导体存储器器件,还包括:
位线,每个与所述子阵列之一的一列动态存储单元相连,所述位线沿第二方向延伸。
5.根据权利要求4所述的半导体存储器器件,还包括:
读出放大器,用于读出和放大所述位线的电位。
6.根据权利要求1所述的半导体存储器器件,还包括:
数据线,用于连接所述子阵列和所述开关电路。
7.根据权利要求6所述的半导体存储器器件,其中,
所述开关电路通过所述数据线的具有第一尺寸的第一部分与第一存储单元群的所述子阵列连接,通过所述数据线的具有不同于第一尺寸的第二尺寸的第二部分与第二存储单元群的所述子阵列连接。
8.根据权利要求6所述的半导体存储器器件,其中,
所述开关电路包括连接在所述数据线和所述数据缓冲器电路之间的开关元件。
9.根据权利要求1所述的半导体存储器器件,其中,
所述存储单元群沿第一方向相互分开。
10.根据权利要求1所述的半导体存储器器件,其中,
所述存储单元群沿第二方向相互分开。
11.一种半导体存储器器件,包括:
在半导体衬底上形成的半导体芯片;
在所述半导体芯片上形成的存储单元阵列,所述存储单元阵列包括组成存储单元群的子阵列,存储单元群沿第一和第二方向之一相互分离,每一个子阵列包括按行和列设置的动态存储单元;
字线,为每个所述子阵列设置的且沿第一方向延伸,每个字线与对应子阵列的一行动态存储单元相连;
位线,为每个所述子阵列设置的且沿第二方向延伸,每个位线与对应子阵列的一列动态存储单元相连;
在所述半导体衬底上形成的开关电路,且沿第二方向相互分开;
在所述半导体衬底上形成的数据缓冲电路,且沿第二方向相互分开;
数据线,至少包括沿第一方向延伸且连接所述子阵列和所述开关电路的数据线部分,使得每个开关电路连接每个存储单元群中的一个子阵列;
在所述半导体衬底上形成的输入/输出节点,且沿第二方向相互分开,每个输入/输出节点连接对应的一个数据缓冲电路;
其中,所述数据缓冲电路和所述开关电路设置在所述输入/输出节点和所述子阵列之间。
12.根据权利要求所述的半导体存储器器件,其中,
所述开关电路通过所述数据线的具有第一尺寸的第一部分与第一存储单元群的所述子阵列连接,通过所述数据线的具有不同于第一尺寸的第二尺寸的第二部分与第二存储单元群的所述子阵列连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/95118657.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:断裂长丝的检测方法和装置
- 下一篇:用于长压区制纸机压榨带的螺旋形基层结构