[发明专利]总线分析器及其测试内总线的方法

说明书

本发明涉及用于基于总线的多处理器计算机系统的总线分析器，并特别涉及通过自身而不要附加的外部信号即可测试内数据通路的总线分析器及其用于测试内数据通路的方法。

在研制应用总线的多处理器计算机系统时，一个重要的因素是总线上的数据能否易于分析。这种分析是通过下面两种手段之一实现的：一般用于测试数字电路的逻辑分析器和用于分析总线状态的总线分析器。然而逻辑分析器具有有限数目的通道，于是同时检查所有的总线信号线路是困难的，并且花费高体积大，这使其安装和转移不便。另一方面，总线分析器是以板状安装到总线上的，于是它易于安装和转移并且仅以逻辑分析器五分之一的费用即可容易地进行全部信号线路的检查。

图1是基于总线的共用同步多处理器计算机系统的一个示意图。其中，处理器板12、存储器板13、输入/输出(I/O)板14以及总线分析器板15装在底板11上。板之间的数据的读取和传输必须通过底板11的系统总线进行。

图2是一以往的总线分析器的框图，其中标号21表示一终端，标号22表示一中央处理器(CPU)，标号23表示一存储器控制器，标号24表示一跟踪存储器，标号25表示一总线接口，标号26表示一系统总线。

当″开始跟踪″的命令通过终端21输入时，CPU 22解释该输入的指令并该信息转送到存储器控制器23，该存储器控制器转而输出一控制信号到总线接口25。然后总线接口25根据该控制信号打开一通路缓冲器使得系统总线26的数据能够传输到跟踪存储器24。同时，存储器控制器23还输出地址和写信号，用于将所传输的数据顺序地从系统总线26写入跟踪存储器24。

如果在跟踪操作期间从CPU 22施加触发信号，存储器控制器23停止向跟踪存储器24输出地址和写信号，并向总线接口25输出一控制信号关闭总线接口25的通路缓冲器。然后跟踪存储器24停止写数据并保持所存储的数据。

根据用户的指令，CPU 22读出存储在跟踪存储器24中的数据以便在终端21的屏幕上显示读出的数据，这可使用户评价系统总线26的操作。

在上述以往的总线分析器中，为了在系统全测试期间分析系统总线26的数据，系统总线26的全部数据在每一时钟脉冲都要被存储到跟踪存储器24中。于是，一次记录在跟踪存储器24中的数据位的数目对应于系统总线26的信号线路的数目。

同时，由于底板11和总线分析器15是用于测试其他板的(例如处理器板12，存储器板13以及I/O板14)，因而它们应首先被测试。然而在测试总线分析器时存在以下几个困难。

首先，对于从系统总线26到CPU 22的数据通路221，241和251的每一个大约100～400个待测试的系统总线的大量的信号线路，为了完成该系统总线上的测试需要很多时间和工作。

第二，由于是在测试其他板之前测试总线分析器，没有办法把测试数据加到系统总线上去。虽然对于其他板的测试可以完成，但是这些板具有有限数目的信号线路用于驱动系统总线，并且只能驱动由总线协议所定义的序列和数值，这妨碍了总线分析器所有内通路的测试。例如，参见图2，虽然对于通路221的测试可通过由CPU22向/从跟踪存储器24写/读测试数据进行，但接下去测试数据通路241与251就不可能了。 

于是，应用以往的总线分析器，一系列的测试数据必须人工输入到系统总线26的每一信号线路。然后，对于数据通路241与251的每一线路的检查应用示波器或类似的装置逐一完成，这使得测试的次数线性地增加，并且测试变得冗长乏味和耗费时间。

本发明的一个目的是提供一种通过自身而不需要附加的外部信号即可在多处理器计算机系统中测试内数据通路的总线分析器。

本发明的另一目的是提供一种用于测试总线分析器的内总线的方法，该方法通过自身而不需要附加的外部信号即可在多处理器计算机系统中测试内数据通路。

为了达到上述第一目的，本发明提供了在多个处理器板由系统总线共同连接的多处理器计算机系统中用于测试系统总线的总线分析器，它包括：总线测试器，用于在测试系统总线时存储用来测试系统总线的数据，并向系统总线输出测试数据；跟踪存储器，用于顺序地写从系统总线输出的测试数据；存储器控制器，用于控制跟踪存储器，使之根据跟踪信号存储来自系统总线的测试数据，并根据触发信号停止存储数据；以及用于以下目的的控制器：产生输出到存储器控制器的跟踪和触发信号，读出存储在跟踪存储器中的测试数据，并将读出的数据同从总线测试器所输出的测试数据相比较。