[发明专利]半导体器件中针形接点的形成方法

说明书

本发明涉及半导体器件中用于金属布线的针形接点(Plug)的形成方法。

普通金属化一般在选择性地进行金属层淀积工艺之后采用若干溅射工艺。当器件的集成度较高时，在一个器件中要形成许多接触孔，每个接触孔的深度不同于相邻的其他接触孔的深度。

因此，如果基于深的接触孔来淀积选择性金属层，那么，在浅的接触孔中就出现选择性金属层的生长过量。相反，如果基于浅的接触孔来淀积选择性金属层，那么，在若干溅射工艺之后，在深的接触孔中出现劣质的阶梯式敷层。

此外，生长过量的选择性金属层可能在器件中造成短路，并且，在把器件曝光于分布器(stepper)时影响定位键(align key)。

本发明的目的是提供在具有不同接触孔的半导体器件中形成针形接点的方法，该方法避免在较高集成度的电路中发生引起短路的劣质阶梯式敷层以及针形接点的生长过量，以便改善器件的性能并提高其生产率。

按照本发明的一个方面，提供一种半导体器件中针形接点的形成方法，包括以下步骤：(a)采用一光掩模提供穿过绝缘层而暴露出底层的第一开口；(b)在第一开口中填入选择性金属层，以致这些选择性金属层之一在比其他开口具有较低布局的开口中生长过量，超过绝缘层表面；(c)去除生长过量的选择性金属层的上面部分；(d)形成连接到这些选择性金属层的金属布线；其中，所述步骤(c)还包括以下步骤：(e)在所得结构上形成光致抗蚀剂层，(f)采用与步骤(a)中相同的光掩模形成穿过所述光致抗蚀剂层的一个第二开口，以暴露所述生长过量的选择性金属层的上面部分；和(g)腐蚀生长过量的选择性金属层的上面部分，以致生长过量的选择性金属层的布局与非生长过量的选择性金属层的布局相同。

按照本发明的另一方面，提供一种半导体器件中针形接点的形成方法，包括以下步骤：(a)采用一光掩模在半导体器件的绝缘层中提供多个第一开口，所述开口之一具有一第一深度，所述开口之另一个具有一第二深度，从而暴露所述器件的下层，所述第一深度小于所述第二深度；(b)在具有第一深度和第二深度的各个第一开口中分别填入第一和第二选择性金属层，以致第一选择性金属层在所述绝缘层的表面生长过量，第二选择性金属层在所述绝缘层的表面不生长过量；(c)去除第一选择性金属层的上面部分；(d)在所得结构的上方形成金属布线，从而将金属布线连接到所述选择性金属层；其中所述步骤(c)还包括以下步骤：(e)在所得结构上形成光致抗蚀剂层；(f)采用与步骤(a)中相同的光掩模形成穿过所述光致抗蚀剂层的一个第二开口，以暴露所述第一选择性金属层的上面部分；和(g)通过所述第二开口腐蚀第一选择性金属层的上面部分，以致第一选择性金属层不凸伸出所述绝缘层的表面。

下面更具体地指出本发明的主题，并在权利要求书部分清楚地对其提出要求保护的范围。但是，参照以下联系附图所作的说明，可以更好地理解本发明的构成、实施方法以及其他目的和优点，附图中：

图1和2是说明使用选择性金属层制造针形接点工艺的截面图；

图3至7是说明按照本发明的实施例制造针形接点的工艺的截面图；以及

图8至10是说明按照本发明的另一个实施例制造针形接点的工艺的截面图。

图1示出具有第一开口6和6′的器件的结构。第一开口之一6的第一深度大于暴露出导电层4的第一开口之另一个6′的第二深度。

图1中，标号1表示衬底，2表示氧化物层区域，3表示绝缘层，而5表示其中形成第一开口6和6′的绝缘层。

如上所述，由于第一开口之一6的第一深度大于第一开口之另一个6′的第二深度，所以，当用化学气相淀积法(CVD)在较深的接触孔中形成无生长过量的选择性金属层7(下文称为第二针形接点)时，在绝缘层5的表面上产生生长过量的选择性金属层7′(下文称为第一针形接点)，如图2所示。目前用于半导体器件制造工艺中的所述选择性金属层是钨(W)、铝、铜等等。

下面将参照图3至图7说明本发明的实施例。

如图3中所示，在图2中结构的表面上覆盖光致抗蚀剂层8。

接着，如图4中所示，使图1的第一开口6和6′之上的光致抗蚀剂层8曝光，并接着形成第二开口9和9′。同时，必须控制其曝光时间，使较深的开口中的第二针形接点7不暴露出来，而使第一针形接点暴露出来。在优选实施例中，所述光致抗蚀剂层的厚度为0.5至1.5微米，曝光时间控制在大约小于50秒。