[发明专利]半导体器件及其制造方法

说明书

本发明涉及一种半导体器件及其制造方法，特别涉及在邻接杂质区的隔离绝缘膜的端部具有凹槽的半导体器件及其制造方法。

近些年来，由于信息设备如计算机的惊人的发展，使得对半导体存储器件的要求快速提高。与功能有关，要求器件具有大规模的存储容量及允许快速运作。根据这些要求，已开发了提高集成度、改善半导体存储器件的响应和可靠性的技术。

已知DRAM(动态随机存取存储器)作为一种能随机输入、输出存储信息的半导体存储器件。一般，该DRAM由存储大量存储信息的存储区的存储单元阵列和用于外部输入和输出所要求的外围电路组成。

存储单元阵列设有多个存储单元，各存储着单个存储信息并被排列成矩阵形成。该存储单元由一个MOS(金属，氧化物，半导体)晶体管和一个与之相连的电容器组成。因而被称为一晶体管和一电容器型。因为此类型的存储单结构简单，因而可容易提高存储单元阵列的集成度，而被广泛地用于大容量的DRAM中。图81是此种存储单元的剖面图，而图82是其平面图。图81表示沿图82的X-X线所取的截面图，图82表示沿图81的Y-Y线所取的视图。

图81和82所示的结构是位线被隐埋的隐埋位线叠式存储单元。

参照图81和82，描述存储单元的结构如下。给一块比如由硅制成的P型半导体衬底1，在其主表面，设置限定有源区比如SiO₂制成的元件隔离氧化膜2。在有源区，形成存储单元，每个单元包括互相配对的一个转移栅晶体管100和一个叠式电容器200。

转移栅晶体管100包括在半导体衬底1的主表面形成的第一和第二杂质区5、6，形成源、漏区，还包括在半导体衬底1的主表面上形成比如由SiO₂制成的栅氧化膜3及在主表面上形成比如由多晶硅制成的栅电极4，其间带有栅氧化膜3。第一杂质区5具有双层结构，包括高浓度杂质区5a和低浓度杂质区5b。第二杂质区由高浓度杂质区形成。栅电极4被比如由SiO₂制成的侧壁绝缘膜8覆盖。

半导体衬底1被比如由SiO₂形成的膜厚约8000的第一层间氧化膜9覆盖。在第一层间氧化膜9形成露出第二杂质区6的存储结点接触孔10和露出第一杂质区5的位线接触孔11。在位线接触孔11中，形成与第一杂质区5连接的位线7。位线7由厚约1000的掺杂多晶硅膜7a和厚约1000的硅化钨膜7b形成。

在第一层的氧化膜9上，比如由SiO₂制成厚约1000，具有存储结点接触孔10的第二层的氧化膜13。在存储结点接触孔10中，形成比如由多晶硅制成的存储结点(下电极)12，位于第二层的氧化膜13上，还有厚约6000的部分。在存储结点12的表面上面，形成介质膜14，在其上再形成单元板极(上电极)15。存储结点12、介质膜14及单元板极15形成了叠式电容器200。在单元板极15上面，形成互连层17，其间设有第三层间氧化膜16。

接着，参照图83至95描述制造有此种结构的存储单元的方法如下。

首先参照图83，在半导体衬底1的主表面的预定区域用LO-COS方法形成主件隔离氧化膜2。然后，如图84所示，在半导体衬底1上的预定区域形成预定构形的栅电极4，其间设有比如由SiO₂形成的栅氧化膜3。

参照图85，在半导体衬底1形成露出介于平行栅电极4之间的预定区的抗蚀膜20。用抗蚀膜20作掩模，以约2.3×10¹³/cm²的注入剂量，以约35KeV的注入能量将n型杂质如磷注入到半导体衬底1中，形成低浓度杂质区5b。

参照图86，在半导体衬底1上淀积SiO₂，对它进行各向异性腐蚀，以致在栅电极4上形成侧壁8。用侧壁8作掩模，以约4×10¹³/cm²的注入剂量，以约40KeV的注入能量，使n型杂质如磷注入到半导体衬底1的主表面，形成高浓度杂质区5a和6，如图87所示。因而，完成了由高浓度杂质区5a和低浓度杂质区5b形成的第一杂质区5以及由高浓度杂质区形成的第二杂质区6。

参照图88，在半导体衬底1的上方，用CVD方法，淀积厚约8000的比如由SiO₂制成的第一层间氧化膜9。

参照图89，在第一层间氧化膜9上，形成位于第一杂质区5上方具有开口的抗蚀膜22。用抗蚀膜22作掩模，通自对准接触方法形成位线接触孔11。