[发明专利]制造快速电子可擦可编程只读存储器的源/漏结构的方法

说明书

本发明一般涉及半导体器件，尤其涉及在CMOS快速EEP-ROM中生产源/漏(“S/D”)结构的一种方法。

通常电可擦可编程只读存储器器件(“EEPROMS”)是众所周知的。随着对高密度EEPROM器件需求的日益增加，新的制造工艺与制造技术发展的同时被用于制造这些器件。但是，这些制造变化，又带来新问题。

一个用来容纳更高密度器件的新的制造技术是减小离子注入能量。由于更微小的器件尺寸要求注入能减小从而允许增加EEP-ROM器件密度和减小器件区域之间绝缘和导电材料的厚度，在高密度器件使用高注入能时，就可能破坏这种薄的隔离区，从而导致器件的质量下降或失效。另外，一种用来制造高密度的EEPROM器件的新的制造技术是自校准硅化物(self-aligned silicide(Sali-cide))技术。自校准硅化物技术用来制造高密度EEPROM器件以防止源/漏和栅区的接触电阻和表面电阻波增大的问题的发生、接触电阻和表面电阻是随着半导体器件的接触尺寸的减小(例如，在高密度情况下)而增加。有关自校准硅化物技术的进一步信息，可查阅题为“为形成半导体器件的自校准硅化物过程以及因而形成器件”的美国专利号5,001,082和题为“为形成掺杂硅结的低表面电阻的自校准硅化物过程(工艺)的美国专利号4,663,191，这两个专利在此要结合起来用作参考。

在制造高密度EEPROM器件中的离子注入能的减小和自校准硅化物的利用在被嵌入的CMOS技术EEPROM器件的源/漏结中产生泄漏问题。因此，所需要的是一种用于在制造EEPROM器件中能克服源/漏结的泄漏问题的使用自校准硅化物之类技术的方法。但是，这一方法必须不会导致诸如降低EEPROM的特性和过高的制造成本等任何不希望的副作用。

为达到上述要求和根据本发明之目的，如在此具体说明那样，发明了本发明的这一方法。本发明的这种方法克服了在自校准硅化的(或类似加工的)EEPROM器件中的源/漏极泄漏问题。本发明包括一个执行漏洗(drainwash)注入的步骤，以便将一个PN结的已暴露的部分定位在一个邻近区的氧化物的下面，这样便于消除此暴露部分。实行漏洗这一步骤最好是在该区的氧化物被腐蚀之后进行。实行漏洗这一步骤最好在进行自校准硅化物等工艺之前完成。

如附图说明，本发明的上述特性及优点在对本发明的优先实施例更具体说明之后将更加明显，此外：

图1是一个用于EEPROM器件的典型的浮动栅结构示意图；

图2A是一个EEPROM器件的源/漏结构的离子注入步骤的示意图；

图2B是一个已注入的EEPROM器件的源/漏结构的示意图；

图2C是一个EEPROM器件的源/漏结构的隔离层腐蚀步骤示意图；

图2D是一个在EEPROM器件的源/漏结构的隔离层腐蚀步骤之后的被腐蚀的场氧化物的示意图；

图2E是一个被腐蚀的EEPROM器件已自校准硅化了的源/漏结构示意图；

图3A是一个根据本发明的EEPROM器件的被腐蚀的源/漏结构的漏洗步骤示意图；

图3B是一个根据本发明的EEPROM器件的已进行漏洗的源/漏结构示意图；

图3C是一个根据本发明的EEPROM器件的已自校准硅化过的、已漏洗并腐蚀的源/漏结构示意图。

现在一种本发明的优先实施例将参考这些示意图进行说明，图中，相同的参考号码表示相同的或基本类似的元件。在这些图形中，每一个参考号码中最左端的数字与首次使用该参考号码的图相对应。当对具体步骤、配置和布局进行讨论时，就可理解，这种做法只是以说明为目的。本领域有关技术人员会认识到，在不脱离本发明的原则和范围的情况下，其他步骤、配置和布局也可使用。

研究本发明的这种方法是为了克服在电可擦可编程只读存储器(“EEPROM”)器件中的源/漏结构的泄漏问题。改变EEPROM制造工艺以适应增大的器件密度(例如，在使用自校准硅化(Sali-cide”)技术的同时减小离子注入能量)，器件密度的增大在与EEP-ROM器件的擦除电极相连接的结的周围就会产生电子泄漏。因此，为提供清除该器件所必须的电压变得困难起来。