[发明专利]采用高电压检测的击穿保护电路

说明书

本发明一般地涉及高电压电路，更确切地说可在高速和高电压下工作的击穿保护电路。

在利用金属氧化物半导体(MOS)技术制造集成电路时，为了进一步提高晶体管的性能，栅极氧化物层越来越变得更薄了。对于指定的一组端电压，MOS晶体管的漏极电流与栅极氧化物层的厚度成反比。一种“薄栅极晶体管”的栅极氧化物层的厚度可以小于300埃。晶体管沟道长度的降低也会提高集成电路的性能。

集成电路上的栅极厚度的降低使该电路更易于形成栅极-辅助连接击穿(gate-aided junction breakdown)。栅极-辅助连接击穿将会在逻辑电路中使电压电平错误，产生高的功率损耗，以及可能使受到损伤的晶体管不可消除地损坏。

很多非易失性器件(包括各种EPROM、EEPROM、PLD和FPGA)要求在高电压下工作而不会击穿。例如，在写入或擦除操作中可能利用高的电压。已知有各种包括在高电压下防止击穿的保护电路的电路。在授予Martinez的4,161,663号、授予Raghunathan等人的4,689,504号、授予Cuevas的4,845,381号以及授予Guillot的5,054,001号美国专利中介绍了这些电路。虽然，现有技术的电路能够按照设计正常工作，但存在一些缺点。例如，某些电路不仅需要惯常的电源电压(V_CC)以及高的操作电压(V_PP)，而且还需要中间电压(V₁和V₂)。另一种缺点是某些已知的电路要在输出节点限制在V_PP和地之间进行转换或者在输出节点限制在V_PP和V_CC之间进行转换。能够在V_PP和地之间或在V_CC和地之间进行选择的电路通常是复杂的。这种复杂性经常会降低电路的速度。

本发明的一个目的是提供一种高电压电路，它能采用高速薄栅极晶体管，而不会使电路易于产生栅极-辅助连接击穿以及不会使电路复杂化。

通过一个利用高电压检测器的电路，首先测定对一可控通道的输入节点是处在高的正电源电压(V_PP)下还是处在低的正电源电压V_CC下，其次根据检测结果确定击穿保护模式，可以实现上述目的。可控通道包括一控制用MOS晶体管的以及一保护用MOS晶体管的源极和漏极的串联电路。在击穿保护模式下，保护用MOS晶体管限制加在控制用MOS晶体管上的电压。在非保护模式下，保护用MOS晶体管对电路操作维持畅通。

高电压检测器的连接在于监测加到可控通道的电压。这种监测可以直接在到可控通道的输入节点处进行。另外，这种监测可以间接进行，例如在高电压电源与输入节点电耦合传输时进行检测。假如输入节点处于V_PP下，高电压检测器对保护用MOS晶体管的栅极进行偏置，这样，由于将控制用MOS晶体管转换到＂关断＂状态，将会使保护用MOS晶体管关断。因此，加在控制用MOS晶体管上的电压降将减小，减少量为保护用MOS晶体管的栅极电压和阈值电压之差。在一优选实施例中，栅极电压等于V_CC，这样就不需要产生中间电压。假如V_CC等于5伏，阈值电压为-1伏，加在控制用MOS晶体管上的电压将减少6伏，使得晶体管较少可能受到栅极-辅助连接击穿。

假如到可控通道的输入节点处于V_CC下，则不需要击穿保护。高电压检测器则固定该保护用MOS晶体管的栅极电压，保持该晶体管在＂导通＂状态，不管控制用MOS晶体管处于什么状态。例如，在可控通道中的两个晶体管是p-沟道晶体管，栅极电压可以置为0，确保处于非保护状态，使得保护用MOS晶体管对于电路操作是畅通的。