[发明专利]快速电可擦可编程只读存储器单元及其制造方法

说明书

本发明涉及快速EEPROM单元及其制造方法，尤其涉及拼合栅型快速EEPROM单元及其制造方法，本发明通过隔开隧道区和沟道能改进器件的可靠性。

通常，在制造半导体器件的过程中，一种既具有电编程序和擦除作用的快速EEPROM(电可擦可编程只读存储器)单元可分成叠(Stack)栅结构和拼合(Split)栅结构。

如图1A所示，一个常规叠栅型快速EEPROM单元的结构是，在漏区7和源区8之间的硅衬底上顺序层叠隧道氧化膜5，浮栅6，层间绝缘膜11和控制栅12。

如图1B所示，一个常规拼合栅型快速EEPROM单元的结构是，在漏区7和源区8之间的硅衬底上顺序形成隧道氧化膜5，浮栅6，层间绝缘膜11和控制栅12，在漏区7上它是层叠结构，还有包括层叠结构上层的控制栅12向源区8延伸的结构。在延伸的控制栅12下面的硅衬底1变成选择栅沟道区9。

尽管因为叠栅结构与拼合栅结构相比能减少每个单元的面积，而使它具有能实现器件的高密度的优点，但它的缺点是，在进行擦除时它是过擦除。另一方面，尽管拼合栅结构能克服叠栅结构的缺点，因为它与叠栅相比不能减少每个单元的面积，所以它具有不能实现器件的高密度有缺点。

另一方面，当给叠栅型和拼合栅型快速EEPROM单元施加一个高电压时，该单元能执行编程和擦除的操作。当利用高电压执行编程和擦除操作时，由于在结区和栅极间的重叠区所形成的强电场，产生了带间隧穿和二次热载流子。然而，因为通常形成厚度约为100薄的单元隧道氧化膜，带间隧穿和二次热载流子的发生，导致了隧道氧化膜的退化，从而降低了器件的可靠性。

本发明之目的在于提供一种快速EEPROM单元及其制造方法，可以减小因高压导致隧道氧化膜的退化，同时解决了当擦去单元时的过擦去问题。

一种实现上述目的的制造快速EEPROM单元的方法，包括以下各步骤：

使用光刻胶图形作为腐蚀掩模，通过腐蚀工艺，去掉连续形成于硅衬底上的部分第一氧化膜和氮化膜，露出部分硅衬底；

去掉光刻胶图形，再通过使硅衬底表面被暴露部位氧化而形成第二氧化膜；

使用其一部分已被去掉的氮化膜作为掩模，通过去掉第二氧化膜的裸露部位，在去掉第二氮化膜的硅衬底表面上形成凹槽，因而第二氧化膜由一部分已被去掉的氮化膜所覆盖的部位仍维持原样；

在硅基片的凹槽部位形成漏区；

在凹槽部位的硅衬底上形成隧道氧化膜，然后在整个结构上形成第一多晶硅层；

使用用于浮栅电极的掩模，通过腐蚀工艺连续去掉第一多晶硅层、其一部分已被去掉的氮化膜、隧道氧化膜以及其一部分已被去掉的第一氧化膜，以形成由第一多晶硅层制成的浮栅电极；

注入控制阈值电压的杂质离子，在浮栅的一侧露出的硅衬底上形成选择栅沟道区；

形成选择栅氧化膜和极间氧化膜，再在整个结构上形成第二多晶硅层；和

使用控制栅电极掩模，通过腐蚀工艺，使第二多晶硅层构图形成拼合结构控制栅。并在控制栅的一侧露出的硅衬底上形成源区。

一种的快速EEPROM单元包括：

其一部分已形成凹槽的硅衬底；

在硅衬底的凹槽上所形成的漏区；

在硅衬底与漏区隔开的部位所形成的源区；

与硅衬底在漏区和源区间部位及一部分漏区相重叠而形成的浮栅；该浮栅以薄绝缘膜与漏区及以厚绝缘膜与硅衬底电隔离；以及

延伸直至源区边缘部位所形成的控制栅，该控制栅由氧化膜与每个浮栅和每个硅衬底电隔离。

为了充分理解本发明的实质和目的，应参照下列详细说明和附图。

图1A是表示常规叠栅型快速EEPROM单元的剖面图；

图1B是表示常规Y栅型快速EEPROM单元的剖面图；

图2A～图2H是表示解释制造本发明的快速EEPROM单元方法的器件的剖面图；

图3A和图3B是解释根据本发明所制造的快速EEPROM单元运行的状态图；

相同的标号代表附图各剖面图中的相同部分。

下面参照附图详细说明本发明。

图2A～图2H是表示解释制造本发明的快速EEPROM单元方法的器件的剖面图；