[发明专利]半导体器件及其制造方法

说明书

本发明涉及具有绝缘层上硅(SOI)结构半导体器件及其制造方法，特别是涉及制造一种半导体器件的方法，在该半导体器件中，在绝缘膜的边缘形成侧壁氧化物膜或多晶硅层，该绝缘膜适用于把半导体器件的有效半导体基片的侧壁同半导体器件的栅氧化膜相绝缘。

在半导体器件的制造中，SOI结构的形成涉及在相邻元件间获得绝缘，由此获得优良的电特性。通过在下硅基片上形成硅氧化膜作为绝缘层和在硅氧化膜上形成另一个硅基片(将被用作为有效基片)，例如单晶硅层来制成SOI结构。

参照图1A和1B描述现有的SOI结构。

图1A是表示具有SOI结构的金属氧化物硅场效应晶体管(MOSFET)的构型的示图。在图1A中表示出了用于硅基片(未示出)上的有源区1和栅电极2的掩模的各个位置。

图1B是沿图1A的I—I线剖开的截面图。硅氧化膜4淀积在硅基片3上。在硅氧化膜4上形成具有梯形截面结构。在生成的结构的所需部分上顺序形成栅氧化膜6和栅电极7。

如图1B所示，第二硅基片5具有倾斜结构，其中，其在有源区边缘处的厚度小于其在有源区中部的厚度。由于这种结构，耗尽区被限于第二硅基片5的厚度上。结果，耗尽块的电荷Q_B受到第二硅基片5的厚度的限制，由此减小了半导体器件的阀值电压，如下列等式所表示：

V_T＝V_FB＋Q_B/C_OX……(1)

C_OX＝ε_OX/t_OX

其中，V_T代表阈值电压，V_FB代表平带电压，Q_B代表块电荷，C_OX代表氧化膜的电容，ε_OX代表氧化膜的介电常数，t_OX代表栅氧化膜的厚度。

等式(1)表示：即使当在该部分上的掺杂率升高也不可能提高在第二硅基片5的下边缘部8处的阈值电压。这意味着，在第二硅基片5的中部和边缘部分之间在阈值电压上存在差值。如图2所示，当漏电流随着栅电压的变化而变化时，漏电流特性就会存在转折点。其结果，就难于控制具有SOI结构的半导体器件的阈值电压。进而，SOI元件的特性取于第二硅基片的边缘形状。这引起了半导体器件的特性上的很大变化。

因此，本发明的目的就是为了解决上述问题而提供一种半导体器件及其制造方法，其中在第二硅基片的边缘部分形成厚的侧壁氧化膜或多晶硅膜，由此提高该部分的阈值电压。

根据本发明的一个方案，具有绝缘层上硅结构的半导体器件包括：第一硅基片；在第一硅基片上形成的第一硅氧化膜；具有形成在有源区的第一硅氧化膜上的梯形截面结构的第二硅基片；在第二硅基片的每个侧壁上形成的侧壁绝缘膜；在第二硅基片的需要区域形成栅氧化膜；在栅氧化膜上形成的栅电极；分别被确定在第二基片的不同栅极相重叠的部分上的源/漏掺杂扩散区。

侧壁绝缘膜由掺入了具有与第二硅基片的相反的导电类型的杂质离子的材料所制成。掺杂区可以被确定在第二硅基片的侧壁与侧壁绝缘膜之间。侧壁多晶硅层也可以置入在第二硅基片的侧壁与侧壁绝缘膜之间。

根据本发明的另一个方案，具有绝缘层上硅结构的半导体器件包括：第一硅基片；在第一硅基片上形成的第一硅氧化膜；具有形成在有源区的第一硅氧化膜上的梯形截面结构的第二硅基片；在第二硅基片的每个侧壁上形成的侧壁氧化膜；在侧壁氧化膜上形成的侧壁多晶硅膜，该侧壁多晶硅膜具有与第二硅基片相反的导电类型；在第二硅基片的所需部分上形成的栅氧化膜；在栅氧化膜上形成的栅电极；分别确定在第二基片的不与栅电极相重叠的部分上的源/漏掺杂扩散区。

根据本发明的另一个方案，用于制造具有绝缘层上硅结构的半导体器件的方法包括下列步骤：在第一硅基片上淀积第一硅氧化膜，然后在第一硅氧化膜上淀积硅基片层；使硅基片层构图，由此形成具有梯形截面结构并布置在有源区的第一硅氧化膜上的第二硅基片；在第二硅基片的每个侧壁上形成掺入了具有不同于第二硅基片的导电类型的杂质离子的侧壁绝缘膜；使侧壁绝缘膜退火以把掺在侧壁绝缘膜中的杂质离子扩散到第二硅基片的侧壁中，由此形成掺杂区；依次在第二硅基片的所需部分上形成栅氧化膜和栅电极；把高浓度杂质离子注入第二基片的不与栅电极重叠的部分，由此形成源/漏掺杂扩散区。