[发明专利]快速电可擦可编程只读存储器单元及其制造方法

说明书

本发明涉及一种快速EEPROM(电可擦可编程只读存贮器)单元及其制造方法，特别地，通过根据两个浮栅是否被编程或删除而使有效沟道长度改变以及偏置连接，而使得这种EEPROM单元具有三种不同的输出电平，其中两个浮栅形成于沟道区中。

具有编程和电可擦功能的EEPROM半导体器件由于其独特的优点而已在市场上被广泛地接受。但是，EEPROM器件的每位生产成本较高，因而，通过增加单元的集成度来降低成本。这样，由于与DRAM单元相比，EEPROM单元具有相对复杂的结构，因此，在集成EEPROM单元时存在许多困难。

因此，本发明的一个目的是提供一种EEPROM单元及其制造方法以解决上述问题，其方法就是通过根据两个浮栅是否被编程或删除而使有效沟道长度改变以及偏置连接，而获得三种不同的输出电平。

为了实现上述目的，根据本发明的一个EEPROM单元包括第一和第二浮栅，从硅基片上通过下面的隧道氧化膜而使二者电绝缘，并且二者在形成时是相互平行地相邻，还包括一个介质膜垫片，此垫片位于第一浮栅和第二浮栅之间，还包括一个在第一浮栅和第二浮栅之上形成的控制栅极，其中此控制栅极与第一浮栅和第二浮栅之间电绝缘，还包括一个源区和一个漏区，它们在硅基片上形成并且与上述两个浮栅的两端的一部分重叠。

一种制造EEPROM单元的方法，包括下列步骤：在硅基片上形成第一隧道氧化膜，形成第一多晶硅图形以确定第一浮栅的宽度和一边，在第一多晶硅图形的壁上形成一个介质膜垫片，在已产生的结构上形成第二隧道氧化物，在与第一多晶硅图形平行的位置上形成第二多晶硅图形以确定第二浮栅的宽度和一边，然后形成一介质膜和第三多晶硅膜，通过采用控制栅的掩膜而蚀刻第三多晶硅膜形成一控制栅极，其中第一和第二多晶硅图形的其它边被连续地蚀刻，在硅基片上采用离子注入处理而形成一个源区和一个漏区。

为了更充分地理解本发明的原理和目的，下面的详细描述中将参考的附图为：

图1A和1D表示了根据本发明制造的快速EEPROM单元的剖面图；

图2是1B的一个顶视图；以及

图3A和3C是一个器件的剖面图，此器件用于解释根据本发明的快速EEPROM的操作。

在上面的几个附图中，相似的参考序号涉及相似的部分。

图1A至图1D是说明根据本发明的快速EEPROM单元的制造方法的一个器件的剖面图；

在图1A中，第一隧道氧化物(2)和第一多晶硅膜在硅基片(1)上顺序地形成，构图第一多晶硅以确定第一浮栅的宽度和一边，因而形成第一多晶硅图形(3)。一介质膜垫片(4)在第一多晶硅图形(3)的一个蚀刻的壁上形成。此第一多晶硅图形(3)在一有源区(A)中形成，如图1所示。

参考图1B，在形成介质膜垫片后产生的结构上，顺序地形成第二隧道氧化物(5)和第二多晶硅，并且第二多晶硅被构图以确定第二浮栅的宽度和一边，从而形成第二多晶硅图形(6)。并且图1B也是图2所示的沿X-X’线的剖面图。如图2所示，第二多晶硅图形(6)形成在除了形成有第一多晶硅图形(3)的区域的有源区的剩余区域，其中的由第二多晶硅图形(6)确定的一边与由第一多晶硅图形确定的一边重叠。第一和第二多晶硅图形(3和6)延伸到场区(B)而完全覆盖住有源区(A)。

如图1C所示，介质膜(7)和第三多晶硅膜顺序地淀积。

在图1D中，通过用控制栅的掩模(未示出)蚀刻第三多晶硅膜(8)而形成控制栅极(8A)。同时，通过采用控制栅的掩模自对准蚀刻方法顺序地蚀刻介质膜(7)、第二多晶硅图形(6)、第二隧道氧化物(5)、第一多晶硅图形(3)和第一隧道氧化物(2)。然后通过离子注入处理而在硅基片(1)中形成源和漏(10和9)。如上所述，通过采用控制栅掩模的自对准蚀刻方法，第一和第二多晶硅图形(3和6)的其它边被确定，从而变成与有源区(A)平行的相邻的第一和第二浮栅(3A和6A)。

本发明的优点如下。由于金属氧化物半导体(MOS)晶体管的饱和电流随着其沟道长度的变化而变化，当有效沟道长度改变时，其饱和电流相应地变化，使得不同的饱和电流可以用于不同的逻辑电平。本发明能够提供三种不同的输出电平。例如，在一般的设计中，为了得到八种不同的输出，需要三个单元。而根据本发明仅仅需要两个单元应可得到九个不同的输出，因此器件的集成度可大大增加。

现在参考图3A至图3C，这些图中显示了上述的利用本技术原理制造快速EEPROM单元的操作。