[发明专利]带有数据和状态存贮器的高存贮容量DIMM

权利要求书

1.一双列直插式存贮器组件(DIMM)，其特征是包括：

电路板；

第一存贮器装置，被安装在所述电路板上，用于存贮数据；和

第二存贮器装置，被安装在所述电路板上，用于存贮对应于至少一部分所述数据的目录信息。

2.权利要求1中所述DIMM，其特征是包括：

另一装置，用于使得所述第一存贮器装置与所述第二存贮器装置能被独立地存取。

3.权利要求2中所述DIMM，其特征是其中所述另一装置包括一连接器，所述连接器具有多个接片，所述接片包含有：

第一组地址接片；

第二组地址接片；

第一组数据接片；和

第二组数据接片。

4.权利要求3中所述DIMM，其特征是所述多个接片具有下列设置：

所述第一组数据接片和所述第一组地址接片被电气连接到所述第一存贮器装置；和

所述第二组数据接片和所述第二组地址接片被电气连接到所述第二存贮器装置，

其中所述设置使得能独立地寻址所述第一和第二存贮器装置。

5.权利要求4中所述DIMM，其特征是所述多个接片还包括用于所述第一和第二存贮器装置的分开的控制接片。

6.权利要求4中所述DIMM，其特征是所述连接器为一具有二个边和每边至少122个接片的边缘连接器，所述第一组地址接片包含至少12个接片，所述第二组地址接片包含至少12个接片，所述第一组数据接片包含至少72个接片，和所述第二组数据接片包含至少16个接片。

7.权利要求1中所述DIMM，其特征是所述第一存贮器装置和所述第二存贮器装置每一个均包括多个动态随机存取存贮器(DRAM)芯片。

8.权利要求1中所述DIMM，其特征是还包括一连接到所述第一和第二存贮器装置的锁相环时钟驱动器和一用于缓冲所述第一存贮器装置的地址和控制信号的缓存器。

9.权利要求1中所述DIMM，其特征是所述第一存贮器装置被逻辑上组织成多个存贮器块，和所述第二存贮器装置被组构成用于存贮有关一组所述存贮器块中所存贮的数据被加以高速缓存的地点的信息。

10.权利要求1中所述DIMM，其特征是所述第一存贮器装置被逻辑上组织成多个存贮器块，和所述第二存贮器装置被组构成用于存贮对存贮在一组所述存贮器块中的数据的访问权。

11.权利要求1中所述DIMM，其特征是所述第一存贮器装置被逻辑上组织成为多个存贮器块，和所述第二存贮器装置被组构成用于存贮关于存贮在一组所述存贮器块中的数据的高速缓冲存贮器状态信息。

12.权利要求4中所述DIMM，其特征是所述第一存贮器装置和所述第二存贮器装置每一个均包括多个同步动态随机存取存贮器(SDRAM)芯片。

13.权利要求12中所述DIMM，其特征是所述第一存贮器装置被分成为一第一存贮器区部分SDRAM芯片和一第二存贮器区部分SDRAM芯片。

14.权利要求13中所述DIMM，其特征是所述第一存贮器区部分和所述第二存贮器区部分每一个包括至少9个SDRAM芯片，每一个所述至少9个SDRAM芯片均为2兆毕特深和8毕特宽，和所述第二存贮器装置包括至少一个1兆毕特深和16毕特宽的SDRAM芯片。

15.权利要求13中所述DIMM，其特征是所在第一存贮器区部分和所述第二存贮器区部分每一个包括至少18个SDRAM芯片，每一所述至少18个SDRAM芯片为4兆毕特深和4毕特宽，和所述第二存贮器装置包括至少二个2兆毕特深和8毕特宽的SDRAM芯片。

16.权利要求15中所述DIMM，其特征是所述印刷电路板包括一以平行的背叠式结构支撑一第二电路板的第一电路板。

17.权利要求13中所述DIMM，其特征是所述第一存贮器区部分和所述第二存贮器区部分每一个包括至少18个SDRAM芯片，每一所述至少18个SDRAM芯片为16兆毕特深和4毕特宽；所述第一组地址接片包含至少14个接片；和所述第二存贮器装置包括至少二个8兆毕特深和8毕特宽的SDRAM芯片。