[发明专利]带有数据和状态存贮器的高存贮容量DIMM

说明书

本申请涉及到1995年5月15日递交的共同拥有的未决美国专利申请“带有数据存贮器和状态存贮器的DIMM对”No.08/440967。

本发明总的说是关于计算机存贮器技术领域，较具体说是关于动态随机存取存贮器双列直插式存贮器组件。

动态随机存取存贮器(DRAM)单列直插式存贮器组件(SIMM)和双列直插式存贮器组件(DIMM)是所有规模的计算机系统，包括个人计算机(PC)，工作站，超级计算机等中优先设置的半导体主存贮器。SIMM和DIMM两者均包含一印刷电路板(PCB)，此PCB在其相对的两边上具有带多个信号接片的边缘连接器，用于与一连接器插座作机械上的和电气上的连接。DRAM或同步DRAM集成电路芯片被安装在此PCB上，并电气连接到各个不同的连接器信号接片。SIMM具有电气连接的对向信号接片，因而每一对接片承载单一的信号。在DIMM中，对向的接片不相连接所以每一接片可承载独立的信号。不过，术语SIMM和DIMM在存贮器技术中常常是看作是同义语。关于一已知的DRAMSIMM的详细说明可查看共同拥有的Alexander美国专利No.5272664。

在一多处理器计算机系统中，主存贮器可以作成分布式的共享存贮器或集中式(亦即非分布式)的存贮器。每一处理器一般都具有一本地高速缓冲存贮器。因此，这些处理器均必须保持高速缓冲存贮器相关性。大多数带有高速缓存相关性的现有多处理器均依赖于对保持相关性的探测。为做到这一点，所有处理器均被连接到一公共总线。处理器“探测”该总线。这就是说，有关哪一处理器所高速缓冲存贮的哪一数据项的信息，被分布在所有这些高速缓冲存贮器中间。这样，直接探测方案就要求所有高速存贮器都注意由每一处理器发出的每一个存贮器请求。这固定地会限制这些系统的可量测性，因为该公共总线和各个别的高速缓冲存贮器终究会饱和。采用今天的高性能的RISC处理器，只要少量几个处理器就会发生这种情况。

目录式结构因不必向全部处理器高速缓冲存贮器播送每一个存贮器请求所以能避免探测方案的可量测性问题。此目录保存有针对持有各存贮器块的拷贝的处理器高速缓存器的指针。只有具有拷贝的高速缓存器才能受对该存贮器块的访问的作用，和只有这些高速缓存需要被通知这种访问。因而，处理器高速缓存器和相互间的连接就不会因相关的请求而饱和。而且，基于目录的相关不取决于任一具体的相互连接网络，例如大多数探测方案所采用的母线。

已经开发有不多几个采用目录结构的DSM多处理器。这种DSM系统的例子中包括有：斯坦福大学的Dash多处理器，见Lenoski，Daniel等“The Stanford Dash Multiprocessor”，IEEE，pp.63-79，March 1992；麻省理工学院(MIT)的Alewife多处理器，见Chaiken.David等“Limit LESS Directories：A ScalableCache Coherence Scheme”，ACM，pp.224-234，1991；和Convex计算机公司的Exemplar多处理器，见Brewer.Tony″A HighlyScalable System Utilizing up to 128 PA-RISCProcessors″，IEEE，pp.133-140，1995。

在斯坦福Dash多处理器中，主存贮器为最大存贮器容量采用硬件实现。在MIT多处理器和Convex计算机公司多处理器中，目录信息被存贮在主存贮器中。因此，数据和目录信息必须被顺序地访问，从而限制存贮器的带宽。

所需要的是一种在-DSM多处理器计算机系统中这样来实现主存贮器的技术，即能容纳目录信息和能同时支持数据存贮器和目录存贮器两者直接存贮器扩展。

本发明是一包含有一电路板和安装在此电路板上的第一和第二存贮器的双列直插式存贮器组件(DIMM)。第一存贮器组构成用于存贮数据，也被叫做数据存贮器。第二存贮器被叫做状态存贮器，被组构成用于存放对应于至少一部分存贮在数据存贮器中的数据的状态信息。状态信息包含，例如，高速缓存相关信息(亦即关于是否和何处一数据块被加以高速缓存的以及数据的最新拷贝存在何处的信息)，关于对数据存贮器中的数据的访问权的信息，页面迁移信息等等。本发明的DIMM使得状态存贮器中的状态信息能与数据存贮器中的数据分开地被加以访问。这里所说的“分开地”是指状态信息能被独立地和/或与存贮在数据存贮器中的数据并行地加以读出/写入。