[发明专利]高密度金属栅金属氧化物半导体的制造方法

说明书

本发明是有关高密度金属栅金属氧化物半导体的制造方法，主要是指在不增加掩模次数的情况下，可对晶片(wafer)的特定位置上作选择性局部氧化处理，进而可分别控制晶片内金属栅极(gate)区、P+区、及N+区上氧化层厚度的金属栅金属氧化物半导体的制造方法。

近半世纪以来，半导体工业发展迅速，其广泛应用主导了世界产业的走向。只是其工业特色在于需在生产设备上投入庞大的资金，而产品的寿命却还低于其它工业产品，故如何能在生产制造方法上节省成本支出，又能在半导体晶片上作最有效率的规划，是从事半导体业者努力追求的最高目标。

金属栅金属氧化物半导体，因其制造方法简单，生产周期短，且其体积可缩减至最小，故常应用于消费性电子产品及大规模集成电路中。惟，此种半导体元件的现有制造方法却对产品有其一定的设计限制，因为其晶片上绝缘氧化层的厚度几乎与P+区上的氧化层厚度相同，如此的特性即限制住了制造工程师的设计空间。因为，若欲想让金属层下的氧化层寄生电容值降低，提升元件的讯号传递工作及增加单位元件上的布局密度，则可设计较厚的绝缘氧化层生长，但如此一来，因绝缘氧化层厚度不薄，将使通道的电流流动能力大为减低，变得难以推动，影响元件的物理特性及操作速率；相对地，若欲想迁就通道电流的流动能力，提升元件的操作速率，而设计绝缘氧化层较薄的半导体元件，则其金属层下氧化层的寄生电容值将会迅速上升，亦将限制元件内讯号的传递工作，而将降低元件的布局密度，无法在单位晶片上作最有效的发挥空间。

另一方面，在晶片上各区氧化层厚度不同的分布情况下，一些制造工程师为了达到获得可选择性局部氧化的目的，常在正常的制造方法步骤外，在晶片的特定位置上多加一些掩模步骤，如此却也大幅增加了产品的成本支出，对消费性电子而言，将丧失其市场竞争力，不利产品的开发利用。故，如何设计出一种新的金属栅金半导体制造方法，可避免上述现有制造方法的缺憾，可在不增加原本制造方法光罩次数及成本支出的情况下，达到选择性局部氧化的功效，以利于分别控制金属栅区、P+区、及N+区的氧化层不同厚度。

本发明的主要目的，在于提供一种高密度金属栅金属氧化物半导体的制造方法，可发挥制造方法简单，周期短的优点，并可获得选择性局部氧化的功效，而达到分别控制金属栅极区、P+区、及N+区的氧化层厚度的目的，可让工程师有较大的设计选择空间和在设计产品时更有选择弹性，设计出功能更强的产品。

本发明的次要目的，在于这种高密度金属栅金属氧化物半导体的制造方法，可在不增加光罩次数的制造方法下，让晶片上的元件布局密度增加，亦可提高产品的操作速率，大幅提升产品的功能。

本发明的又一目的，在于这种高密度金属栅金属氧化物半导体的制造方法，可用最简易的制造方法而获得功能性较佳的产品，故相对可降低产品的成本支出。

本发明的目的是这样来实施的：这种高密度金属栅金属氧化物半导体的制造方法，其依次步骤主要包括有：

在第二型晶片的特定区域上，形成第一型位阱区；生长一遮蔽层，在第二型晶片表面上生一薄氧化层垫，并在其上再附一氮化层；在第一型位阱区的两侧边垂直延伸位置上，利用印刻技术开天窗(window)、蚀刻技术去除遮蔽层，并将第一型离子注入(implanted)第一型阱区内，形成第一型掺杂区；

重新再生长一氧化层，并在第一阱区的另一紧临第一型掺杂区垂直延伸位置的近中央部分区域，利用印刻技术开天窗、蚀刻技术去除遮蔽层，将第二型离子注入第一型阱区内，形成第二型掺杂区，分别为元件的源极或漏极(drain)部分；

生长一氧化层，并去除剩余的氮化层；去除氧化层垫，并再重新生长一绝缘氧化层；形成接触窗；形成栅极及金属层导线；及保护层处理。

本发明可以给予工程师极大的设计选择空间。

附图说明：

图1A至第1I图：是现有金属栅金属氧化物半导体的制造方法各步骤完成结果构造剖面示意图。

图2A至图2I图；是本发明金属栅金属氧化物半导体制造方法的实施例各步骤完成结果构造剖面示意图。

图号说明：

1-N型晶片            2-P型阱区

20、30、66-氧化层    24-P+区

245-间隔区           25-P型离子

22、32、52-天窗      34-N+区

35-N型离子           40-绝缘氧化层

41-P+区上的绝缘氧化层